特許

J-GLOBAL ID：200903020398230384

半導体記憶装置及び半導体記憶装置を含む記憶素子モジュール

発明者： 廣瀬 正和
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 河宮 治 ,  石野 正弘 ,  川端 純市
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231794
公開番号（公開出願番号）：特開2004-071104
出願日： 2002年08月08日
公開日（公表日）： 2004年03月04日
要約：

【課題】複数のメモリデバイスを一つのチップ内に収めたメモリモジュールにおいて高速動作を実現する。【解決手段】メモリモジュールは、ワークRAM10a〜10cとフラッシュメモリ41を1つのパッケージに封止した装置であって、制御信号を入力する制御ピン35と、アドレスを入力するアドレスピン31と、データを入出力するデータピン33とを有する。制御ピン35中のチップイネーブルピンは各デバイス毎に設けられ、その他の制御ピン35、アドレスピン31及びデータピン33は各デバイス間で共有される。ワークRAM10a〜10cはクロック同期式で動作するデバイスで構成し、他のデバイスとインターリーブさせて動作可能とする。【選択図】 図1

請求項（抜粋）：

複数の半導体記憶装置を1つのパッケージ内に封止した記憶素子モジュールであって、 前記複数の半導体記憶装置の中から一の半導体記憶装置を選択するチップイネーブル信号を入力するチップイネーブルピンと、半導体記憶装置の動作を制御する信号であってチップイネーブル信号以外の制御信号を入力する制御ピンと、アドレスを入力するアドレスピンと、データを入出力するデータピンとを有し、 チップイネーブルピンを各半導体記憶装置毎に設け、制御ピン、アドレスピン及びデータピンを各半導体記憶装置間で共有し、 前記半導体記憶装置をクロック同期式で動作するデバイスで構成して、半導体記憶装置間のインターリーブ動作を可能にしたことを特徴とする記憶素子モジュール。

IPC (2件)：

G11C11/403 ,  G11C11/401

FI (2件)：

G11C11/34 371J ,  G11C11/34 362H

Fターム (14件)：

5M024AA50 ,  5M024BB30 ,  5M024BB33 ,  5M024BB34 ,  5M024DD82 ,  5M024DD85 ,  5M024EE09 ,  5M024EE22 ,  5M024GG01 ,  5M024JJ02 ,  5M024JJ17 ,  5M024KK22 ,  5M024PP01 ,  5M024PP07