特許
J-GLOBAL ID:200903020401422168

周波数シンセサイザ装置と周波数生成方法

発明者:
出願人/特許権者:
代理人 (1件): 役 昌明 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-024324
公開番号(公開出願番号):特開2000-224037
出願日: 1999年02月01日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 周波数シンセサイザ装置の電圧制御発振器の発振周波数に対してC/Nを一定にする。【解決手投】 電圧制御発振器1と、第1分周器2と、位相比較器3と、ループフィルタ4と、第2分周器5とで、PLLシンセサイザ装置を構成する。分周比制御回路6は、第1分周器2の分周比が時間的に変化し、且つ分周比の時間平均の値が小数点以下の値を含むように制御する。電圧制御発振器1で、特定の周波数を発生させる場合は、第1分周器2の出力信号の位相を遅延させた信号を、分周比制御回路6のクロックとする。電圧制御発振器の周波数によってC/Nが変化することをなくし、ロックアップタイムを短縮することができる。
請求項(抜粋):
入力電圧に応じた周波数の信号を発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する第1分周器と、周波数基準信号を分周する第2分周器と、前記第1分周器及び前記第2分周器からの出力信号の位相差をローパスフィルタを介して前記電圧制御発振器に出力する位相比較器と、前記第1分周器の分周比が時間的に変化し且つ前記分周比の時間平均の値が小数点以下の値を含むように制御する分周比制御回路とを備えた周波数シンセサイザ装置において、前記電圧制御発振器の発振周波数に応じて前記第1分周器の出力信号の位相を遅延させて前記分周比制御回路のクロック端子に入力する遅延手段を備えたことを特徴とする周波数シンセサイザ装置。
IPC (4件):
H03L 7/197 ,  H03L 7/10 ,  H03L 7/183 ,  H04B 1/26
FI (4件):
H03L 7/18 A ,  H04B 1/26 R ,  H03L 7/10 A ,  H03L 7/18 B
Fターム (25件):
5J106AA04 ,  5J106BB01 ,  5J106BB10 ,  5J106CC01 ,  5J106CC21 ,  5J106CC52 ,  5J106CC53 ,  5J106CC58 ,  5J106GG08 ,  5J106HH02 ,  5J106KK03 ,  5J106KK25 ,  5J106KK40 ,  5J106PP03 ,  5J106QQ09 ,  5J106RR18 ,  5J106RR20 ,  5K020DD22 ,  5K020DD26 ,  5K020GG04 ,  5K020GG09 ,  5K020GG10 ,  5K020GG12 ,  5K020GG25 ,  5K020LL09
引用特許:
審査官引用 (3件)

前のページに戻る