特許
J-GLOBAL ID:200903020404351920

内部降圧電源回路

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-266276
公開番号(公開出願番号):特開2000-099172
出願日: 1998年09月21日
公開日(公表日): 2000年04月07日
要約:
【要約】【課題】 内部降圧電源回路において、レイアウト面積の増大及び消費電流の増大を招かずに、大きな負荷電流能力を持たせる。【解決手段】 電位差検出回路13は、参照電圧(VREF)と内部降圧電源電圧(VINT)との電位差を検出し、その電位差を増幅する。交差結合型アンプ回路14は、前記電位差検出回路13の増幅出力(VDRV2)と、カレントミラー型差動アンプ回路11の出力(VDRV)との2出力を入力とする。PチャネルMOSFET駆動回路12への制御電圧(VDRV)は、前記交差結合型アンプ回路14の動作により、ほぼ外部電源電圧の電位幅|VDD-VSS|の振幅を得て、PチャネルMOSFET駆動回路12は大負荷電流能力を持つ。コントロール信号発生回路15は、負荷電流(IROAD)が小さい状況では、前記電位差検出回路13及び前記交差結合型アンプ回路14の動作を停止させ、消費電流の無駄な増大を防ぐ。
請求項(抜粋):
内部降圧電圧供給点の内部降圧電源電圧と参照電圧との電位差を増幅する差動アンプ回路と、前記差動アンプ回路の出力電圧により制御され、前記内部降圧電圧供給点に電流を供給する内部電源駆動手段と、前記内部降圧電圧供給点の内部降圧電源電圧と前記参照電圧との電位差を検出する電位差検出手段と、前記電位差検出手段の出力と前記差動アンプ回路の出力との2出力を入力する交差結合型アンプ回路とを備えたことを特徴とする内部降圧電源回路。
IPC (3件):
G05F 1/56 310 ,  G11C 11/413 ,  G11C 11/407
FI (3件):
G05F 1/56 310 F ,  G11C 11/34 335 A ,  G11C 11/34 354 F
Fターム (17件):
5B015JJ03 ,  5B015JJ31 ,  5B015KB63 ,  5B024AA01 ,  5B024AA07 ,  5B024BA27 ,  5B024CA07 ,  5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF13 ,  5H430FF17 ,  5H430GG04 ,  5H430HH03 ,  5H430JJ07
引用特許:
審査官引用 (3件)
  • 降圧回路
    公報種別:公開公報   出願番号:特願平3-161909   出願人:富士通株式会社
  • 差動増幅器
    公報種別:公開公報   出願番号:特願平6-245468   出願人:フィリップスエレクトロニクスネムローゼフェンノートシャップ
  • 特開昭57-025711

前のページに戻る