特許

J-GLOBAL ID：200903020431842145

半導体装置の製造方法

発明者： 玉川 秋雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-119456
公開番号（公開出願番号）：特開平5-315561
出願日： 1992年05月13日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】低圧、高圧CMOSトランジスタの製造工程数を減らす。【構成】ポリシリコンからなるゲート電極6を形成した後に、高圧Nchトランジスタ領域22と低圧Pchトランジスタ領域21へリンをイオン注入する工程と、高圧Pchトランジスタ領域23と低圧Nchトランジスタ領域20へボロンをイオン注入する工程と、押込みを行う工程とを含み、低圧トランジスタのしきい値電圧制御と高圧トランジスタの電界緩和用低濃度領域の形成を前記イオン注入工程と、押込み工程で行う。

請求項（抜粋）：

一導電型半導体基板上の低圧Pチャネルトランジスタ用およびNチャネルトランジスタ用のCMOSトランジスタ領域と高圧Pチャネルトランジスタ用およびNチャネルトランジスタ用のCMOSトランジスタ領域に逆導電型ウエルとフィールド絶縁膜とゲート絶縁膜とを順次形成する工程と、前記高圧NチャネルMOSトランジスタ領域および高圧PチャネルMOSトラジスタ領域の前記半導体基板にしきい値電圧制御用の不純物を順次イオン注入する工程と、前記ゲート絶縁膜上にポリシリコン膜からなるゲート電極を形成したのち前記低圧NチャネルMOSトランジスタ領域および前記高圧PチャネルMOSトランジスタ領域の前記半導体基板にボロンを同時にイオン注入する工程と、前記低圧PチャネルMOSトランジスタ領域および前記高圧NチャネルMOSトランジスタ領域の前記半導体基板にリンを同時にイオン注入したのち熱処理し、前記低圧CMOSトランジスタ領域にしきい値電圧制御領域をそして前記高圧CMOSトランジスタ領域に電界緩和用低濃度領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 27/08 321 N ,  H01L 27/08 321 D

引用特許：

審査官引用 (2件)

• 特開昭61-174667
  
• 特開昭62-217666