光結合型半導体リレー

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：西川惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-147326
公開番号（公開出願番号）：特開2000-340830
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】高周波信号に対する挿入損失を低減し、安定化することができる光結合型半導体リレーを提供する。【解決手段】半導体素子がドレイン、ゲート、ソースの各電極が同一基板の一表面側に形成されている横型構造素子として1対以上集積された集積化横型MOSFETチップ21と、受光チップ6および発光素子1が実装されるプリント配線基板36と、前記プリント配線基板36に形成された信号伝送路に設けられて前記チップが接合されるバンプとを備えて成る。したがって、一対以上の半導体素子が配線距離の短いチップ内配線とすること、さらにそのチップをプリント配線基板36上に直接バンプ接合することによって、インダクタンス成分を減少させることができ、高周波信号に対する挿入損失を低減することができる。

請求項（抜粋）：

入力信号に応答して発光する発光素子と、前記発光素子に接続され前記入力信号を外部から入力する入力端子と、前記発光素子と光学的に結合されて電気的には絶縁されており、前記発光素子による光に応答して光起電力を発生させる光起電力素子と、導通状態または遮断状態に切り換わる2個を1対とした1対以上の半導体素子と、前記光起電力素子で発生する光起電力が入力されると前記半導体素子を導通状態または遮断状態へと切換制御する制御回路と、前記半導体素子が接続される出力端子及びコモン端子とを備え、前記1対の半導体素子はソース電極、及びゲート電極が共通に逆直列に接続され、前記ソース電極が前記コモン端子に接続され、ドレイン電極が前記出力端子に接続されるとともに、前記ゲート電極、及びソース電極が前記制御回路に接続されて成る光結合型半導体リレーにおいて、半導体素子がドレイン、ゲート、ソースの各電極が同一基板の一表面側に形成されている横型構造素子として1対以上集積されたチップと、光起電力素子および発光素子が実装されるプリント配線基板と、前記プリント配線基板に形成された信号伝送路に設けられて前記チップが接合されるバンプとを備えたことを特徴とする光結合型半導体リレー。

Fターム (8件)：

5F089AA10 , 5F089AC18 , 5F089AC23 , 5F089AC24 , 5F089CA12 , 5F089EA01 , 5F089FA06 , 5F089FA10

前のページに戻る