特許
J-GLOBAL ID：200903020459076383
4相PSK復調器
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願平4-095071
公開番号（公開出願番号）：特開平5-292140
出願日： 1992年04月15日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 本発明は、4相PSK復調信号をA/D変換機で識別して信号処理を行なう4相PSK復調器に関し、4相PSK復調信号の識別を定常かつ正確に行なえるようにすることを目的とする。【構成】 自動ドリフト制御用論理回路7が、A/D変換器4,5の第1〜3ビット出力を使用して、自動ドリフト制御における疑似安定点を回避するための所要の演算式に基づく演算を施して、その演算結果をドリフト制御信号として出力するとともに、自動ゲイン制御用論理回路8が、A/D変換器4,5の第1〜3ビット出力を使用して、自動ゲイン制御における疑似安定点を回避するための所要の演算式に基づく演算を施して、その演算結果をゲイン制御信号として出力するように構成する。
請求項（抜粋）：
中間周波信号を検波して2つの直交する成分として出力する直交検波器(1)と、該直交検波器(1)からの4相PSK復調信号についての振幅を増減する一対の可変ゲイン式増幅器(2,3)と、各増幅器(2,3)のアナログ復調信号をディジタル復調信号に変換する一対のA/D変換器(4,5)と、各A/D変換器(4,5)からの出力について波形等化処理を施して、Iチャネルデータ信号とQチャネルデータ信号とを出力する等化器(6)とをそなえるとともに、該等化器(6)の出力からドリフト制御信号を演算してこのドリフト制御信号を該A/D変換器(4,5)の入力側へフィードバックすることにより該A/D変換器(4,5)への入力信号についてのドリフト量を制御する自動ドリフト制御用論理回路(7)と、該等化器(6)の出力からゲイン制御信号を演算してこのゲイン制御信号で該増幅器(2,3)の増幅率を制御する自動ゲイン制御用論理回路(8)とをそなえ、該自動ドリフト制御用論理回路(7)が、該A/D変換器(4,5)の第1ビット出力をD0とし、該A/D変換器(4,5)の第2ビット出力をD1とし、該A/D変換器(4,5)の第3ビット出力をD2とした場合、次式【数1】を演算して、その演算結果を該ドリフト制御信号として出力するとともに、該自動ゲイン制御用論理回路(8)が、次式【数2】を演算して、その演算結果を該ゲイン制御信号として出力することを特徴とする、4相PSK復調器。
引用特許：
前のページに戻る
