特許
J-GLOBAL ID:200903020489004255

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-280421
公開番号(公開出願番号):特開平11-121607
出願日: 1997年10月14日
公開日(公表日): 1999年04月30日
要約:
【要約】【課題】高密度半導体集積回路において、微細化が進むにつれて半導体素子分離にトレンチ溝が用いられようになっているが、半導体素子分離材料にCVD酸化膜を使用すると、半導体素子分離領域形成工程以降の工程でふっ酸系のウェットエッチング液にさらされ、半導体素子分離領域端部の膜減りにより素子特性の悪化を招いていた。【解決手段】CVD酸化膜6にシリコンをイオン注入することにより表面にシリコン注入層13を形成し、ふっ酸系のウェットエッチング液に対するエッチングレートを小さくし、半導体素子分離領域端部の膜減りを小さくすることで、高品質の素子が得られる。
請求項(抜粋):
半導体基板上に第1、第2、第3の絶縁膜を順次形成する第1の工程と、前記第3の絶縁膜の所定領域を開口し、前記第3の絶縁膜をマスクとして前記第2、第1の絶縁膜を順次除去し、さらに前記第3、第2、第1の絶縁膜をマスクとして前記半導体基板を所定の深さまで掘削し素子分離用溝を形成する第2の工程と、前記第3の絶縁膜を除去する第3の工程と、前記第1、第2の絶縁膜を含む前記半導体基板上に第4の絶縁膜を前記素子分離用溝を完全に埋め尽くす厚さに形成する第4の工程と、前記第4の絶縁膜を前記第2の絶縁膜の表面が露出するまで除去する第5の工程と、前記第2の絶縁膜を除去する第6の工程と、前記第1の絶縁膜を除去する第7の工程とからなる半導体装置の製造方法において、前記第5の工程と前記第7の工程との間に、少なくとも、前記基板全体にイオン注入する第8の工程と、前記基板全体を熱処理する第9の工程とが含まれることを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/76 ,  H01L 21/265 ,  H01L 21/306
FI (3件):
H01L 21/76 L ,  H01L 21/265 Y ,  H01L 21/306 T
引用特許:
審査官引用 (1件)
  • 特開平1-295438

前のページに戻る