特許
J-GLOBAL ID：200903020552884880
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-234616
公開番号（公開出願番号）：特開平6-085257
出願日： 1992年09月02日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】この発明の目的は、エッチング液、ゲート絶縁膜等の材質に制限を加えることなく、容易にチャネル保護をテーパー加工することのできる薄膜トランジスタの製造方法を提供することをにある。【構成】シリコンを主成分とし、希フッ酸溶液によるエッチング速度が、最も速い膜と遅い膜とで約1.5倍以上に異なる複数の絶縁膜を、上層が下層よりもエッチング速度が速くなる順序で半導体活性層上に積層して積層膜を形成する。そして、この積層膜にレジストを形成した後、積層膜を希フッ酸溶液により所定の形状にエッチングする。その後、レジストを剥離し、エッチング速度が速い上層部の少なくとも一部をエッチング除去してチャネル保護膜を形成する。
請求項（抜粋）：
半導体活性層とソース・ドレイン電極層との間にチャネル保護膜を有する薄膜トランジスタの製造方法において、シリコンを主成分とし、希フッ酸溶液によるエッチング速度が、最も速い膜と遅い膜とで約1.5倍以上に異なる複数の絶縁膜を、上層が下層よりもエッチング速度が速くなる順序で上記半導体活性層上に積層して積層膜を形成する工程と、上記積層膜上にレジストを形成した後、積層膜を希フッ酸溶液により積層膜の下層部がテーパ-状となるようにエッチングする工程と、上記レジストを除去した後、上記積層膜のエッチング速度が速い上層部の絶縁膜の少なくとも一部をエッチング除去してチャネル保護膜を形成する工程と、を備えていることを特徴とする薄膜トランジスタの製造方法。
引用特許：
出願人引用 (3件)
-
特開昭62-235784
-
特開平2-001947
-
特開平2-224336
審査官引用 (6件)
全件表示
前のページに戻る
