特許
J-GLOBAL ID：200903020583296057
LSI配線構造
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-207489
公開番号（公開出願番号）：特開平7-066292
出願日： 1993年08月23日
公開日（公表日）： 1995年03月10日
要約：
【要約】【目的】 信号源と各論理ゲートとの幾何学的距離が異なっていても、配線による信号伝搬遅延が同じになる半導体集積回路を提供する。【構成】 アレイ状に配置された複数個の論理ゲートをブロック化してグループに分け、論理信号源13と各ブロックの論理信号入力端子5,6,7,8との幾何学的距離に逆比例した位相定数を有する伝送線路により、論理信号源と各ブロックとを接続する、また各ブロック内にアレイ状に配置された論理ゲートと入力端子とを、幾何学的距離に逆比例した位相定数を有する伝送線路により接続する。
請求項（抜粋）：
アレイ状に論理ゲートが配置されたLSIにおいて、論理ゲート群をブロック化してグループ分けし、論理信号源と各ブロックの論理信号入力端子のと幾何学的距離に逆比例した位相定数を有する伝送線路により、前記論理信号源と各ブロックの論理信号入力端子とを接続したことを特徴とするLSIの配線構造。
引用特許：
前のページに戻る
