特許

J-GLOBAL ID：200903020600028193

半導体集積回路装置およびその製造方法

発明者： 小田 克矢 ,  鷲尾 勝由
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-208244
公開番号（公開出願番号）：特開2002-026137
出願日： 2000年07月05日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】同一半導体チップ上に遮断周波数および耐圧の異なる各バイポーラトランジスタを形成した半導体集積回路装置及びその製造方法を提供する。【解決手段】真性ベース層9a,9bの厚さが異なるバイポーラトランジスタを同一半導体基板3上に形成する。このベース層の厚さは、半導体基板3と低濃度単結晶シリコン層1a,1bの間に形成した絶縁膜の厚さを設計することにより、同時に作製できる。【効果】バイポーラトランジスタを用いた回路の高性能化が可能となる。耐圧を補うために用いていたダイオードが不要となるため、ダイオード追加による寄生容量の増加を防止でき、回路の高速動作が可能となる。

請求項（抜粋）：

絶縁膜と、該絶縁膜上に設けられた第1導電型単結晶シリコン層と、前記第1導電型と反対導電型の第2導電型単結晶シリコン層と、第2導電型単結晶シリコン層上に設けられた第1導電型単結晶シリコン・ゲルマニウム層を有し、前記絶縁膜の存在の有無または厚さの違いによって前記第1導電型単結晶シリコン・ゲルマニウム層の厚さが異なる半導体装置を有することを特徴とする半導体集積回路装置。

IPC (10件)：

H01L 21/8222 ,  H01L 27/082 ,  H01L 21/205 ,  H01L 21/265 ,  H01L 21/762 ,  H01L 21/76 ,  H01L 27/12 ,  H01L 29/165 ,  H01L 21/331 ,  H01L 29/73

FI (10件)：

H01L 21/205 ,  H01L 27/12 B ,  H01L 27/12 E ,  H01L 27/12 L ,  H01L 29/165 ,  H01L 27/08 101 T ,  H01L 21/265 J ,  H01L 21/76 D ,  H01L 21/76 L ,  H01L 29/72

Fターム (59件)：

5F003AP05 ,  5F003AP06 ,  5F003AP07 ,  5F003AZ03 ,  5F003BB00 ,  5F003BB04 ,  5F003BB05 ,  5F003BB07 ,  5F003BC05 ,  5F003BE07 ,  5F003BF06 ,  5F003BG03 ,  5F003BH06 ,  5F003BJ01 ,  5F003BM01 ,  5F003BP32 ,  5F032AA06 ,  5F032AA07 ,  5F032AA34 ,  5F032AA35 ,  5F032BA03 ,  5F032BA06 ,  5F032CA18 ,  5F032CA24 ,  5F032DA12 ,  5F032DA25 ,  5F032DA33 ,  5F032DA53 ,  5F032DA60 ,  5F032DA71 ,  5F032DA78 ,  5F045AA05 ,  5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045BB16 ,  5F045CA01 ,  5F045DA52 ,  5F045DB01 ,  5F082AA02 ,  5F082AA06 ,  5F082AA18 ,  5F082BA04 ,  5F082BA06 ,  5F082BA21 ,  5F082BA26 ,  5F082BA29 ,  5F082BC03 ,  5F082BC11 ,  5F082BC15 ,  5F082CA01 ,  5F082DA10 ,  5F082EA15 ,  5F082EA22 ,  5F082EA23 ,  5F082FA03 ,  5F082FA09 ,  5F082FA20 ,  5F082GA04