特許
J-GLOBAL ID：200903020600284548
マルチプロセッサシステム
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-148399
公開番号（公開出願番号）：特開平8-016475
出願日： 1994年06月30日
公開日（公表日）： 1996年01月19日
要約：
【要約】【目的】 本発明は、キャッシュメモリでのタグデュプリケーションを不要とし、低コストかつ高性能なマルチプロセッサシステムを実現することを目的とする。【構成】 共有バスによって接続されているマルチプロセッサシステムにおいて、バスブリッジが有しているキャッシュメモリタグ情報を用いて従来キャッシュメモリが行っていたバスリクエストに対するスヌープをバスブリッジで行い、その結果キャッシュメモリにスヌープを行わせる必要がある場合はスヌープ要求信号をアサートしキャッシュメモリにスヌープ動作を行わせる。
請求項（抜粋）：
第1のバスによって接続された複数のノードの間でデータの一貫性を保持するマルチプロセッサシステムであって、該ノードは、キャッシュメモリを備えるプロセッサと、メモリ装置と、前記プロセッサと前記メモリ装置とを接続する第2のバスと、前記プロセッサ及び前記メモリ装置と前記第1のバスとを結合するバスブリッジ装置とを備え、該バスブリッジ装置は、前記第2のバスに結合されているキャッシュメモリのタグ情報をシミュレートする手段と、この手段により得られたタグ情報に基づき前記メモリ装置に対してメモリ動作を抑止することを示すメモリ抑止信号を出力する手段と、前記タグ情報に基づき前記キャッシュメモリに対してスヌープ動作を行う必要があることを示すスヌープ要求信号を出力する手段とを具備するものであることを特徴とするマルチプロセッサシステム。
IPC (2件)：
G06F 12/08 310
, G06F 15/16 360
