特許

J-GLOBAL ID：200903020605100135

メモリアクセス制御回路

発明者： 水嶋 美紀 ,  ▲よし▼本 哲朗
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-219723
公開番号（公開出願番号）：特開2001-043140
出願日： 1999年08月03日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 不揮発性メモリに外部からアクセス可能なテストパッドや配線経路が存在していても、不揮発性メモリ内部のデータの不正な読み書きを防止する。【解決手段】 アクセス制限信号記憶回路101に格納された不揮発性メモリへのアクセスの制限情報102から、アクセス制限信号生成回路103によりアクセス制限信号104を生成し、アクセス制限信号104がアクセス許可モードの場合は外部入力信号15は不揮発性メモリ12へ入力され、アクセス制限信号104がアクセス禁止モードの場合は外部入力信号15は不揮発性メモリ12へ入力されない。

請求項（抜粋）：

不揮発性メモリと、前記不揮発性メモリのアクセス制限情報を記憶するためのアクセス制限情報記憶回路と、前記アクセス制限情報からアクセス制限信号を生成するアクセス制限信号生成回路と、前記アクセス制限信号と外部からの入力信号からアクセスの正当性を判断して前記不揮発性メモリへの入力を制御する入力制御回路を備えたメモリアクセス制御回路。

IPC (2件)：

G06F 12/14 320 ,  G06F 12/14 310

FI (2件)：

G06F 12/14 320 D ,  G06F 12/14 310 F

Fターム (3件)：

5B017AA02 ,  5B017BA08 ,  5B017CA12