特許

J-GLOBAL ID：200903020623898080

オンスクリーンディスプレイ回路

発明者： 野田 博康
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平10-139760
公開番号（公開出願番号）：特開平11-338454
出願日： 1998年05月21日
公開日（公表日）： 1999年12月10日
要約：

【要約】【課題】 オンスクリーンディスプレイ機能を実現するためのメモリを減少できるオンスクリーンディスプレイ回路を提供する。【解決手段】 オンスクリーンディスプレイ回路10は、メモリ読み出し制御部11、ビットマップメモリ部12、ビットマップ一時保持レジスタ部13、ビットセレクト信号発生部14、ビットセレクタ部15、輝度色差セレクト信号発生部16、カラーパレット変換回路17、OSD重畳イネーブル信号発生部18及びOSD重畳回路部19を備え、横倍率をnに指定した時に、メモリ読み出し制御部11が通常の横倍率1倍の読み出しに比べて、n倍の周期でアドレスを増加させ、ビットセレクト信号発生部14は、n倍の周期でビットセレクトするビットを変化させ、OSD重畳イネーブル信号発生部18がn倍の長さのOSDラッチイネーブルを出力する。

請求項（抜粋）：

オンスクリーン情報を画面上に表示するオンスクリーンディスプレイ回路において、オンスクリーン情報をビットマップにより記憶する記憶手段と、n(nは任意の自然数)倍又は1/n倍の周期でアドレスを増加させて前記記憶手段からデータを読み出して、オンスクリーンディスプレイ表示を横方向に拡大又は縮小する手段とを備えたことを特徴とするオンスクリーンディスプレイ回路。

IPC (9件)：

G09G 5/26 630 ,  G09G 5/26 ,  G09G 5/26 650 ,  G09G 5/22 680 ,  G09G 5/24 650 ,  G09G 5/36 520 ,  G09G 5/36 530 ,  G09G 5/36 ,  H04N 5/445

FI (10件)：

G09G 5/26 630 E ,  G09G 5/26 630 D ,  G09G 5/26 650 D ,  G09G 5/26 650 E ,  G09G 5/22 680 Z ,  G09G 5/24 650 S ,  G09G 5/36 520 E ,  G09G 5/36 530 F ,  G09G 5/36 530 G ,  H04N 5/445 Z