特許
J-GLOBAL ID：200903020628555350
MOS型電界効果トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-179516
公開番号（公開出願番号）：特開平6-029521
出願日： 1992年07月07日
公開日（公表日）： 1994年02月04日
要約：
【要約】【構成】第1の多結晶シリコン膜103,窒化チタン膜104でゲート電極の主要部を形成した後、熱酸化法で第2のゲート酸化膜105を形成し、第2の多結晶シリコン膜を堆積し、異方性エッチングで側部107を形成する。【効果】ゲート電極の側部107が、プラズマダメージを受けていない第2のゲート酸化膜105のみを介してシリコン基板と接しているため、良好な耐圧のMOS型電界効果トランジスタが形成できる。
請求項（抜粋）：
シリコン基板の表面に第1のゲート酸化膜を形成し、前記第1のゲート酸化膜を第1の多結晶シリコン膜および難酸化性の導電膜で順次に被覆したのちパターニングしてゲート電極の主要部を形成する工程と、前記ゲート電極の主要部をマスクにして前記第1のゲート酸化膜をエッチングする工程と、熱酸化を行ない第2のゲート酸化膜を形成する工程と、第2の多結晶シリコン膜を堆積したのち異方性エッチングを行ない前記ゲート電極の主要部に接続された側部を形成してゲート電極の形成を完成する工程とを有することを特徴とするMOS型電界効果トランジスタの製造方法。
IPC (2件)：
H01L 29/784
, H01L 21/336
H01L 29/78 301 G
, H01L 29/78 301 P
