特許

J-GLOBAL ID：200903020644349884

デバッグ装置、シーケンスプログラム作成装置、プログラム実行装置、デバッグ方法、プログラム作成方法及びデバッグプログラムを記録した記録媒体

発明者： 吉原 大助
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平11-193261
公開番号（公開出願番号）：特開2001-022407
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】プログラムのデバッグを簡単に行えるようにすることである。【解決手段】要素に実行権が与えられている場合には(図8,S41,YES)、デバッグフラグが設定されているか否かを判別する(S42)。ステップ停止フラグが”1”、かつ次ステップ実行フラグが”1”と判別された場合には、ステップ43に進み次ステップ実行フラグを”0”にする。そして、該当する要素の処理を実行し(S44)、次の要素に実行権を渡す(S45)。ステップS42で、ステップ停止フラグが”1”、かつ次ステップ実行フラグが”0”と判別された場合には、その要素の処理を実行せずに次の処理に進む。

請求項（抜粋）：

要素が実行可能な状態か否かを示す情報と、前記要素が実行済であるか否かを示す情報と、前記要素の実行を保留状態にする情報とを定義し、前記各情報に基づいて前記要素に対応する処理に実行権が与えられるプログラムをデバッグするデバッグ装置であって、各工程の各要素を停止状態にするか否かを決める要素停止情報と、工程毎に設けられる要素の実行を停止させる要素実行中情報と、工程毎に設けられる停止要素を実行させるか否かを決める次要素実行情報とを設定する設定手段と、前記設定手段により設定された要素停止情報、要素実行中情報及び次要素実行情報とに基づいて前記プログラムのデバッグを行うデバッグ手段とを備えることを特徴とするデバッグ装置。

IPC (2件)：

G05B 19/04 ,  G06F 11/28 305

FI (2件)：

G05B 19/04 ,  G06F 11/28 305 A

Fターム (19件)：

5B042GA01 ,  5B042HH23 ,  5B042HH25 ,  5B042HH50 ,  5B042LA05 ,  5B042NN09 ,  5B042NN13 ,  5H220BB01 ,  5H220BB10 ,  5H220CC05 ,  5H220CX01 ,  5H220CX06 ,  5H220HH01 ,  5H220JJ12 ,  5H220JJ24 ,  5H220JJ26 ,  5H220KK08 ,  9A001BB06 ,  9A001LL05