特許

J-GLOBAL ID：200903020673382700

データ転送制御装置及びその方法

発明者： 上田 浩市
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327368
公開番号（公開出願番号）：特開2001-142843
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 簡単な回路の追加で、CPUバスと入出力バスとの間でのデータ転送を制限することにより入出力バスのバス帯域を確保する。【解決手段】 CPUバス4と画像バス10との間でのデータ転送を制御するデータ転送制御装置であって、転送すべきデータを一時的に格納するFIFOメモリ22と、CPUバス4へのデータ転送要求(C_REQ)を発行してCPUバス4からFIFOメモリ22に所定量のデータを転送して格納するCPUバスインターフェース部21と、画像バス10へのデータ転送要求(I_REQ)に応じて、FIFOメモリ22に格納されている所定量のデータを画像バス10に転送する画像バスインターフェース部23と、CPUバスインターフェース部21或は画像バスインターフェース部によるデータ転送(C_DONE又はI_DONE)終了後、画像バスに接続された画像入力部或は画像出力部の動作状態を示す信号41,42に応じて次のデータ転送要求の発生を遅らせるセレクタ26及びダウンカウンタ25とを有する。

請求項（抜粋）：

CPUバスと入出力バスとの間でのデータ転送を制御するデータ転送制御装置であって、転送すべきデータを一時的に格納する格納手段と、前記CPUバスへのデータ転送要求に応じて、前記CPUバスから前記格納手段に所定量のデータを転送して格納するCPUバスインターフェース手段と、前記入出力バスへのデータ転送要求に応じて、前記格納手段に格納されている前記所定量のデータを前記入出力バスに転送する入出力バスインターフェース手段と、前記CPUバスインターフェース手段或は前記入出力バスインターフェース手段によるデータ転送終了後、前記入出力バスに接続された画像入力部或は画像出力部の動作状態に応じて次のデータ転送要求の発生を遅らせる遅延制御手段と、を有することを特徴とするデータ転送制御装置。

Fターム (4件)：

5B061FF06 ,  5B061GG06 ,  5B061RR03 ,  5B061SS02