特許
J-GLOBAL ID：200903020685676113
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261183
公開番号（公開出願番号）：特開平5-074940
出願日： 1991年09月12日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 クロック信号の配線ディレイのばらつきによるクロックスキューを低減する。【構成】 各段のクロック専用線2a〜2cの長さを均一にする構造とした。【効果】 半導体集積回路における設計時間や設計された回路のシュミレーション時間が短縮できる。
請求項（抜粋）：
同方向にチャネル領域と配線領域とが交互に複数段配置され、各段のチャネル領域には、チャネル領域ごとに数及び配置場所の異なるフリップフロップ,クロックドライバー等のクロック作動回路が設けられた半導体集積回路において、各配線領域に、上記クロック作動回路にクロック信号を供給する均一長のクロック専用線を設けたことを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
