薄膜トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：佐藤一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-226212
公開番号（公開出願番号）：特開平5-218083
出願日： 1992年08月25日
公開日（公表日）： 1993年08月27日
要約：

【要約】 (修正有)【目的】チャンネル層であるソース電極とドレイン電極とを半導体層の側面にのみ接触するよう形成して、直列抵抗を減少させチャンネル導電率を向上させる。【構成】絶縁性透明基板11上にゲート電極12を形成し、全表面にわたり絶縁層、半導体層を順次形成する。次にホトレジストを塗布した後ゲート電極をマスクとしてレジストパターンを形成し、それをマスクとして半導体層をエッチングしてパターンを形成する。次に露出全表面にわたり不純物をドープして所定導電型の抵抗接触層を形成し、その層上にAlやMo,Wなどの金属層を形成し、この金属層に写真食刻工程を施し、ゲート電極の上層に当る部分及び両側縁部分を除去して、ソース電極17a及びドレーン電極17bを形成する。

請求項（抜粋）：

(a) 絶縁性の透明基板上に所定の長さを有するゲート電極を形成する手段と、(b) 露出された全く表面にわたって絶縁層,半導体層,ホトレジストを順次形成する手段と、(c) 絶縁性の透明基板上に前記ゲート電極を光マスクとして裏面基板露出してホトレジスト・パターンを形成する手段と、(d) このホトレジスト・パターンを食刻用マスクとして前記半導体層と前記絶縁層を食刻してチャンネル層としての半導体層パターンを形成した後に、ホトレジスト・パターンを除去する手段と、(e) 露出された全表面にわたって接触抵抗を減少させるための所定の導電型の抵抗接触層を形成する手段と、(f) 金属を蒸着し、この金属上にホト工程および食刻工程を施行することにより、前記半導体層パターン上の一部分および両側縁部の一部分を除去して、ソース電極およびドレーン電極としての金属パターンを形成する手段と、(g) この金属パターンを食刻用マスクとして前記抵抗接触層を食刻して前記半導体層パターン上に上部電極との接触のための通り穴を形成する手段と、(h) 露出された全表面上にわたって保護用絶縁膜を形成する手段とが順次行われるようして成ることを特徴とする薄膜トランジスタの製造方法。

IPC (2件)：

H01L 21/336 , H01L 29/784

引用特許：

審査官引用 (4件)

特開昭58-184766
特開昭61-171166
特開昭60-042868

全件表示

前のページに戻る