特許

J-GLOBAL ID：200903020703743583

データ位相可変装置及びデータレート可変装置

発明者： 青木 鋭明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-346367
公開番号（公開出願番号）：特開平11-185473
出願日： 1997年12月16日
公開日（公表日）： 1999年07月09日
要約：

【要約】【課題】複数の通常のメモリを使用することにより、データレートの可変及びデータ位相可変等の処理を実現し得るデータ位相可変装置及びデータレート可変装置を提供する。【解決手段】3個以上のメモリ211 〜 213を使用し、これらメモリ211 〜 213にスイッチ32, 34を介してデータ及び書き込みアドレスを与えることでデータを書き込み、かつ書き込みアドレスよりメモリブロック長分位相のずれた読み出しアドレスをスイッチ31を介してメモリ211 〜 213に与えることで、メモリ211 〜 213に書き込まれたデータを読み出し、スイッチ33を介して出力するようにしている。そして、タイミング制御回路35にて、スイッチ32,34 をメモリブロック長周期毎に順次切り替え、タイミング制御回路36にて、スイッチ31,33 をメモリブロック長周期毎に順次切り替えている。

請求項（抜粋）：

データに対し、書き込み及び読み出し可能な3個以上の複数のメモリと、前記データ及び前記データを前記メモリに書き込むための書き込みアドレスを入力し、前記複数のメモリに対して時分割で接続されるものであって、前記複数のメモリに書き込みアドレスのタイミングで該データを順次書き込むデータ書き込み手段と、前記複数のメモリに書き込まれたデータを読み出し、前記書き込みアドレスより1個のメモリへのデータ書き込み時間に相当するメモリブロック長分位相をずらされた読み出しアドレスを入力し、前記複数のメモリに対して時分割で接続されるものであって、前記読み出しアドレスのタイミングで前記複数のメモリからデータを順次読み出すデータ読み出し手段と、前記複数のメモリをメモリブロック長毎に順次切り替えて、前記データを前記複数のメモリに連続的に書き込むように前記データ書き込み手段を制御するデータ書き込み制御手段と、前記複数のメモリを前記メモリブロック長毎に順次切り替えて前記複数のメモリに書き込まれたデータを連続的に読み出すように前記データ読み出し手段を制御するデータ読み出し制御手段とを具備してなることを特徴とするデータ位相可変装置。