特許

J-GLOBAL ID：200903020705599943

半導体装置及びその製造方法

発明者： 肥川 哲士
出願人/特許権者： 株式会社メガチップス
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-154877
公開番号（公開出願番号）：特開平7-142612
出願日： 1993年06月25日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 フラット型ROMにおいて、集積度が高く、かつROMコード注入時の注入深さバラツキのないセルを得る。【構成】 第1ゲート4側壁に形成されたサイドウォール7を用いて第2ゲート60のゲート巾をセルフアラインで制御する。

請求項（抜粋）：

基板上にそれぞれが平行となるように形成された第1ゲートと、該第1ゲート間に平行に配置された第2ゲートを有する半導体装置において、上記第1ゲートと第2ゲートとが重ならないように同一平面内に配置され、かつ上記ゲート間がスペーサ用絶縁層によって絶縁されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/8246 ,  H01L 27/112 ,  H01L 27/115

FI (2件)：

H01L 27/10 433 ,  H01L 27/10 434