特許
J-GLOBAL ID：200903020732392749
誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-027664
公開番号（公開出願番号）：特開平7-234801
出願日： 1994年02月25日
公開日（公表日）： 1995年09月05日
要約：
【要約】【目的】特殊な制約を必要とせず且つフェイルセーフ性が保証できる誤り検出機能付き論理回路を提供することにある。【構成】直交波形生成回路100にて生成される直交波形を機能ブロックAからの信号a0〜an(10〜1n)に重畳するパーミュータ80〜8nと、重畳された信号a0′〜an′(10′〜1n′)と機能ブロックBからの信号b0〜bn(20〜2n)とを比較する比較回路(30〜3n)と、比較回路からの出力信号c0〜cn(40〜4n)を取り込み、各信号それぞれに固有のシグナチャ波形が出現したときのみ機能ブロックA,Bを含めた回路全体が正常であることを表す信号6を出力する集成回路5とより論理回路を構成する。【効果】本発明によれば、混触による偽造シグナチャが発生してもフェイルセーフ性を保証することが可能となる。
請求項（抜粋）：
少なくとも2重化された機能ブロックの出力を比較し、誤りを検出する誤り検出機能付き論理回路において、前記2重化された機能ブロックの出力の一方又は双方に前記各ブロック毎に予め割り当てられた固有の波形を重畳する合成手段を設け、前記合成手段からの出力に基づいて誤りを検出することを特徴とする誤り検出機能付き論理回路。
IPC (2件)：
G06F 11/18 310
, G06F 11/00 310
