特許
J-GLOBAL ID：200903020740597325
回路基板の製造方法および回路基板
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2004-053141
公開番号（公開出願番号）：特開2005-244005
出願日： 2004年02月27日
公開日（公表日）： 2005年09月08日
要約：
【課題】 欠陥が少なく、配線膜同士を確実に接続するスルーホール/ビアホールを有する回路基板、およびそれを簡易に形成するための方法を提供する。【解決手段】 基板を貫通するスルーホールまたは有底のビアホールを有する電子部品用の回路基板において、前記スルーホールまたはビアホールに金属導電性材料をエアロゾル・デポジション法により充填する。或いは、基板を貫通するスルーホール若しくは有底のビアホールと、前記スルーホール若しくは前記ビアホールを通る接続膜とを備える電子部品用の回路基板の製造方法であって、エアロゾル・デポジション法で金属導電性材料を充填して接続膜を形成するとともに、前記エアロゾル・デポジション法で導電性金属を成膜して配線膜を形成することにより、前記接続膜と、前記接続膜と導通される配線膜とを連続して形成する。【選択図】 図2
請求項（抜粋）：
基板を貫通するスルーホールまたは有底のビアホールを有する電子部品用の回路基板の製造方法であって、前記スルーホールまたは前記ビアホールに金属導電性材料をエアロゾル・デポジション法により充填することを特徴とする回路基板の製造方法。
IPC (1件)：
FI (1件)：
Fターム (11件)：
5E317AA24
, 5E317BB02
, 5E317BB04
, 5E317BB12
, 5E317BB13
, 5E317BB14
, 5E317CC17
, 5E317CC25
, 5E317CD27
, 5E317GG05
, 5E317GG17
