情報処理装置のトレース情報出力方法、トレース情報出力システム

発明者：
出願人/特許権者： ,
代理人 (1件)：恩田博宣 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-383454
公開番号（公開出願番号）：特開2003-186699
出願日： 2001年12月17日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】トレース情報の欠落を防止し得る情報処理装置のトレース情報出力方法及びトレース情報出力システムを提供すること。【解決手段】マイクロコンピュータ12のインタフェース装置15はメモリ15a及びアドレス変換回路15bを備え、ICE13はアドレス復元手段13aを備えている。アドレス変換回路15bは、CPU14から出力される絶対分岐先アドレスを、メモリ15a内に予め格納されている絶対分岐先アドレスに割り当てられたデータ量の少ない任意番号に変換して出力する。そして、アドレス復元手段13aは、出力された任意番号を変換前の絶対分岐先アドレスに復元する。

請求項（抜粋）：

実行するプログラムに発生した分岐の動作情報を出力するCPUと、そのCPUの動作情報を出力するインタフェース装置とを備えた情報処理装置のトレース情報出力方法であって、前記CPUから出力された分岐先アドレスを、その分岐先アドレスに予め割り当てられた任意番号に変換して前記インタフェース装置から出力するようにしたことを特徴とする情報処理装置のトレース情報出力方法。

IPC (6件)：

G06F 11/28 310 , G06F 11/28 , G06F 11/22 340 , G06F 13/00 301 , G06F 15/78 510 , G06F 15/78

FI (6件)：

G06F 11/28 310 E , G06F 11/28 L , G06F 11/22 340 A , G06F 13/00 301 C , G06F 15/78 510 D , G06F 15/78 510 K

Fターム (25件)：

5B042GA13 , 5B042GC11 , 5B042HH03 , 5B042HH30 , 5B042MA08 , 5B042MA19 , 5B042MC03 , 5B048AA12 , 5B048BB02 , 5B048CC17 , 5B048DD08 , 5B048EE06 , 5B062AA08 , 5B062EE03 , 5B062EE10 , 5B062JJ05 , 5B062JJ07 , 5B062JJ08 , 5B083AA00 , 5B083BB07 , 5B083CC10 , 5B083CE03 , 5B083EE02 , 5B083EF13 , 5B083GG08

前のページに戻る