特許
J-GLOBAL ID：200903020749934901

半導体装置及びその製造方法、回路基板並びに電子機器

発明者：
斉藤 秀隆

斉藤 秀隆 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-061416
公開番号（公開出願番号）：特開2001-250842
出願日： 2000年03月07日
公開日（公表日）： 2001年09月14日
要約：
【要約】【課題】 狭ピッチの電気的接続に対応できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】 半導体装置の製造方法は、半導体チップ10の電極12が形成された面上に、電極12上に位置する貫通穴24が形成されかつ電極12とは反対側の面に配線22が形成された基板20を配置し、貫通穴24に導電性材料30を充填して、電極12と配線22とを電気的に接続する工程を含む。
請求項（抜粋）：
電極を有する半導体チップと基板とが積層され、前記基板は、前記電極の少なくとも一部と平面的に重なる位置に貫通穴を有し、かつ、前記基板の前記半導体チップと対向する面とは反対の面に配線を有してなる半導体装置の製造方法であって、前記貫通穴に導電性材料を充填して、前記電極と前記配線とを電気的に接続する半導体装置の製造方法。
IPC (2件)：
H01L 21/60 311 ,  H01L 23/12
FI (2件)：
H01L 21/60 311 R ,  H01L 23/12 L
Fターム (9件)：
5F044KK02 ,  5F044KK03 ,  5F044KK11 ,  5F044LL07 ,  5F044MM03 ,  5F044MM16 ,  5F044NN06 ,  5F044PP15 ,  5F044RR18
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM