半導体メモリ

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-311238
公開番号（公開出願番号）：特開平9-153278
出願日： 1995年11月29日
公開日（公表日）： 1997年06月10日
要約：

【要約】【課題】バースト転送モードをもつ半導体メモリの書込み動作の高速化する。【解決手段】複数のレジスタ回路REG0,REG1を直列接続し基準クロック信号ICLKのみにより外部入力データ信号DQをラッチおよびシフトし各レジスタ回路REG0,REG1から出力するシフトレジスタ回路SREGと、このシフトレジスタ回路SREGの各出力を外部入力アドレス信号YADD(Y0T),YADD(Y0N)に基づき複数の内部データバスIOBUS(E),IOBUS(O)に対応して並列にそれぞれ振り分けるレジスタ出力選択手段OSELと、シフトレジスタ回路に最後に入力された外部入力データ信号DQをラッチする基準クロック信号ICLKのエッジに同期してレジスタ出力選択手段OSELの出力を複数の内部データバスIOBUS(E),IOBUS(O)に並列および同時出力するバッファ出力制御手段OCNTと、を備えている。

請求項（抜粋）：

並列および同時にアクセス可能な複数のメモリセルアレイと、これらメモリセルアレイのデータをそれぞれ並列に入出力する複数の内部データバスと、基準クロック信号に同期して連続して時系列的に入力される外部入力データ信号を外部入力コマンド信号および外部入力アドレス信号の制御により並列データに変換し前記複数の内部データバスにそれぞれ出力する入力バッファ回路と、を有する半導体メモリにおいて、前記入力バッファ回路が、複数のレジスタ回路を直列接続し前記基準クロック信号のみにより前記外部入力データ信号をラッチおよびシフトし前記各レジスタ回路から出力するシフトレジスタ回路と、このシフトレジスタ回路の各出力を前記外部入力アドレス信号に基づき前記複数の内部データバスに対応して並列にそれぞれ振り分けるレジスタ出力選択手段と、を備えることを特徴とする半導体メモリ。

引用特許：

審査官引用 (3件)

特開平4-176089
特開平4-326138
特開昭63-250149

前のページに戻る