特許
J-GLOBAL ID:200903020761462160
半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
,
代理人 (1件):
梶原 辰也
公報種別:公開公報
出願番号(国際出願番号):特願2002-055511
公開番号(公開出願番号):特開2003-258158
出願日: 2002年03月01日
公開日(公表日): 2003年09月12日
要約:
【要約】【課題】 MAPに使用される多連配線基板の反りの発生を防止する。【解決手段】 多連配線基板10の複数個の単位配線基板11にペレット1をボンディングし、ペレット1群を樹脂封止体23で一括して樹脂封止した後に、多連配線基板10と樹脂封止体23とを単位配線基板11毎に切断して個別のBGA・ICを製造するMAPによる製造方法において、多連配線基板10における単位配線基板11の境界線に沿って多数個の反り防止孔20を開設しておく。【効果】 ペレットボンディング工程等で多連配線基板に作用する熱応力を多数個の反り防止孔によって吸収できるため、多連配線基板の反りを防止できる。その結果、多連配線基板の割れや亀裂、単位配線基板の内部端子や外部端子、電気配線の断線や短絡、樹脂封止体の充填不足やボイドの発生等を防止できるため、MAPによるBGA・ICの製造方法の歩留りや品質、信頼性を向上できる。
請求項(抜粋):
多連配線基板の複数個の単位配線基板に半導体ペレットをそれぞれボンディングし、これら半導体ペレットを樹脂封止体によって一括して樹脂封止した後に、前記多連配線基板および樹脂封止体を前記単位配線基板に切断して個別の半導体装置を製造する半導体装置の製造方法であって、前記多連配線基板における前記複数個の単位配線基板の境界線のいずれかに沿って反り防止孔を開設しておくことを特徴とする半導体装置の製造方法。
前のページに戻る