特許
J-GLOBAL ID：200903020765105265

半導体集積回路の配線レイアウトシステム、クロック配線の設計方法および記録媒体

発明者：
朝比奈 昭浩

朝比奈 昭浩 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 古溝 聡 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-278531
公開番号（公開出願番号）：特開2001-102459
出願日： 1999年09月30日
公開日（公表日）： 2001年04月13日
要約：
【要約】【課題】 大規模な半導体集積回路全体のクロックスキュー制御を容易化し、クロックスキュー制御時に引き起こす遅延制約の劣化を抑制し、半導体集積回路全体および各機能ブロック内のクロックスキュー制御を最適化し、クロック配線を含む機能ブロックの再利用性を高める。【解決手段】 自動レイアウト部1は、各機能ブロック内で、タイミング制約を満たすように配線の自動レイアウトを行う。フロアプラン部2は、半導体集積回路全体のフロアプランを行う。クロック経路引き剥がし部3は、機能ブロック内のクロック配線経路情報を引き剥がす。クロック配線部4は、半導体集積回路全体について、各機能ブロック内のクロック配線経路の再配線を行い且つ機能ブロック間のクロック配線経路を決定する。詳細配線部5は、決定したクロック配線経路およびその他の機能ブロック間の配線を順次具体化する。
請求項（抜粋）：
半導体集積回路内の複数の機能ブロック内のタイミング制約およびクロックスキューを最適化して、機能ブロック内配線の自動レイアウトを行う自動レイアウト手段と、前記自動レイアウト手段によるレイアウト結果を用いて半導体集積回路全体のフロアプランを行うフロアプラン手段と、前記フロアプラン手段によるフロアプラン結果に基づいて、自動レイアウトによるレイアウト情報から、レイアウト済みの機能ブロック内のクロック配線経路のみを引き剥がすクロック経路引き剥がし手段と、前記クロック経路引き剥がし手段によりクロック配線経路が引き剥がされたレイアウト情報に基づき半導体集積回路全体の機能ブロック内クロック配線経路および機能ブロック間クロック配線経路を決定するクロック配線手段と、前記クロック配線手段により決定されたクロック配線経路に基づき、その他の機能ブロック間配線を決定する詳細配線手段と、を具備することを特徴とする半導体集積回路の配線レイアウトシステム。
IPC (4件)：
H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H01L 21/82 W ,  G06F 15/60 658 K ,  G06F 15/60 658 U ,  H01L 27/04 D
Fターム (16件)：
5B046AA08 ,  5B046BA06 ,  5B046JA01 ,  5F038CD06 ,  5F038CD09 ,  5F038EZ01 ,  5F038EZ09 ,  5F038EZ20 ,  5F064EE02 ,  5F064EE03 ,  5F064EE33 ,  5F064EE47 ,  5F064EE54 ,  5F064EE57 ,  5F064HH06 ,  5F064HH12
引用特許：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM