特許

J-GLOBAL ID：200903020784141965

半導体集積回路

発明者： 遠藤 克彦 ,  飯尾 雅也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-198467
公開番号（公開出願番号）：特開2001-028535
出願日： 1999年07月13日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 次段回路における貫通電流を確実に防止できる入力バッファを有する半導体集積回路を得る。【解決手段】 半導体集積回路の入力電圧が電源電圧よりも低い場合に備えて、電源電圧端子と入力バッファB1におけるPchトランジスタのソース端子S1との間にダイオードD1〜Dnを挿入することにより貫通電流を減少させた半導体集積回路において、その出力電圧が上がらないことにより起る次段回路に流れる貫通電流を防ぐために、前記ダイオードD1〜Dnと並列にトランジスタT1を設け、入力バッファB1の出力が高レベルのときにダイオードD1〜Dnと並列に設けたトランジスタT1をオン状態とするようにした。

請求項（抜粋）：

半導体集積回路の入力電圧が電源電圧よりも低い場合に備えて、電源電圧端子と入力バッファにおけるPchトランジスタのソース端子との間にダイオードを挿入することにより貫通電流を減少させた半導体集積回路において、その出力電圧が上がらないことにより起る次段回路に流れる貫通電流を防ぐために、前記ダイオードと並列にトランジスタを設け、入力バッファの出力に応じて前記ダイオードと並列に設けたトランジスタの導通状態を制御するようにしたことを特徴とする半導体集積回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (3件)：

H03K 19/00 101 K ,  H03K 17/16 L ,  H03K 17/687 F

Fターム (28件)：

5J055AX27 ,  5J055AX55 ,  5J055AX64 ,  5J055BX16 ,  5J055CX24 ,  5J055DX12 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY12 ,  5J055EY21 ,  5J055EZ07 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX06 ,  5J056AA01 ,  5J056BB19 ,  5J056CC00 ,  5J056DD12 ,  5J056DD55 ,  5J056EE07 ,  5J056FF08 ,  5J056GG04 ,  5J056KK03