特許
J-GLOBAL ID：200903020868268880
半導体集積回路装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-039871
公開番号（公開出願番号）：特開平6-252267
出願日： 1993年03月01日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 ゲートアレイにおける出力用グランド電流によるノイズ発生抑止。【構成】 半導体チップ1の周辺に沿って設けられる複数の入出力バッファ領域4と、前記入出力バッファ領域上に設けられる複数の電源・グランド幹線5,6,7と、前記半導体基板の最外周に設けられる外部端子9とを有する半導体集積回路装置であって、前記複数の電源・グランド幹線のうち最外周の配線を出力用グランド幹線7とするとともに、前記複数の入出力バッファ領域の一部は2つの出力セル4a,4bを並列に結線して一体化してなり、かつこれら出力セルの共通端子は共通使用外部端子35に接続され、かつ前記出力用グランド幹線7はインピーダンスの低減のために空きとなった外部端子(システムグランドパッド39)に接続している。出力用グランド幹線7は上層Al配線および下層Al配線を経由する二重配線構造で外部端子に接続されている。
請求項（抜粋）：
半導体基板の周辺に沿って設けられる複数の入出力バッファ領域と、前記入出力バッファ領域上に設けられる複数の電源・グランド幹線と、前記半導体基板の最外周に設けられるとともに前記電源・グランド幹線および入出力バッファ領域と対になる外部端子と、を有する半導体集積回路装置であって、前記複数の電源・グランド幹線のうち最外周の配線を電源幹線またはグランド幹線とするとともに、前記複数の入出力バッファ領域の一部は二つ以上の出力セルを並列に結線して一体化してなおかつこれら並列状態の出力セルの共通端子は一つの外部端子に接続され、かつ前記最外周に配線した電源幹線またはグランド幹線は空きとなった一つ以上の外部端子に接続していることを特徴とする半導体集積回路装置。
FI (2件)：
H01L 21/82 L
, H01L 21/82 P
