特許

J-GLOBAL ID：200903020883829510

半導体メモリ

発明者： 金沢 直樹 ,  米田 正人
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小杉 佳男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-134421
公開番号（公開出願番号）：特開平6-349283
出願日： 1993年06月04日
公開日（公表日）： 1994年12月22日
要約：

【要約】 (修正有)【目的】メモリ領域を多数有するメモリ部と、メモリ領域を選択するデコード部との対からなるブロックを複数備えた半導体メモリにおいて、メモリ領域が同時に選択されてしまったことを直ちに判明させる。【構成】各ブロック毎に備えられたビット検知回路100の出力から複数のヒット信号が出力されたことを検知して第1の複数ヒット信号を生成する第1の複数ヒット信号検知回路200と、入力された参照コードと一致する比較コードが1つの上記ブロックに複数存在する場合を網羅すると共に、入力された参照コードと一致する比較コードが全てのブロックに亘って単数以下しか存在しない場合が除外された第2の複数ヒット信号を生成する第2の複数ヒット検知回路300とを備えた。

請求項（抜粋）：

それぞれが所定数のメモリセルからなるメモリ領域を多数有するメモリ部と、前記メモリ領域それぞれに対応する比較コードを記憶し入力された参照コードと比較して該参照コードと一致する比較コードに対応する前記メモリ領域を選択するデコード部との対からなるブロックを複数備えた半導体メモリにおいて、入力された参照コードと一致する比較コードが存在したことを示すヒット信号を生成する、前記ブロックそれぞれに備えられたヒット検知回路と、前記ヒット信号が複数の前記ヒット検知回路で生成されたことを示す第1の複数ヒット信号を生成する第1の複数ヒット検知回路と、入力された参照コードと一致する比較コードが1つの前記ブロックに複数存在する場合を網羅すると共に、入力された参照コードと一致する比較コードが全ての前記ブロックに亘って単数以下しか存在しない場合が除外された第2の複数ヒット信号を生成する第2の複数ヒット検知回路とを備えたことを特徴とする半導体メモリ。