特許
J-GLOBAL ID：200903020885124700
トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 武久 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-331732
公開番号（公開出願番号）：特開平10-178176
出願日： 1997年12月02日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 トレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタとして実現される電力半導体素子で、第1の導電型の基板領域(1)と、垂直MOS構造と、ストリップ状、アイランドまたは格子状に配設されて、シリコンに面する全側部にゲート絶縁(6)が設けられ、ポリシリコン(7)を充填され、パッシベーション層(8)で覆われたトレンチ構造(5)とを有する。【解決手段】 該トレンチ構造は、垂直MOS構造の一方の垂直側面側で交互に第2の導電型のバルク領域(2)と該バルク領域用の第2の導電型のコンタクト領域(4)と、第1の導電型のソースもしくはエミッタ領域(3)とから構成され、他側の垂直側面側では、絶縁領域(17)、第2の導電型のドープ領域(18)または第1の導電型(1)の基板領域により囲繞される。
請求項（抜粋）：
n個の互いに隣接する同じ形態のセルと、第1の導電型の基板領域(1)と、背側に設けられた第2の導電型のエミッタと、垂直MOS構造と、ストリップ状、アイランド状または格子状に配設されて、シリコンに面する全側部にゲート絶縁(6)が設けられ、ポリシリコン(7)を充填され、パッシベーション層(8)で覆われたトレンチ構造(5)とを有する電力半導体素子であるトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタにおいて、前記各セルは、2つの狭隘なトレンチ構造(5)を含み、該トレンチ構造のセル外部に面する垂直な側面にそれぞれ垂直MOS構造を設け、該垂直MOS構造は、第2の導電型のバルク領域(2)と、該バルク領域のエミッタ電極に接続された第2の導電型のコンタクト領域(4)と、前記バルク領域(2)の内部に位置し、同様に前記エミッタ電極と接続された第1の導電型のソースもしくはエミッタ領域(3)とから構成され、セル内部に面する垂直側面間に、第2の導電型のドープ領域(18)、絶縁領域(13)または第1の導電型の基板領域(1)を設けたことを特徴とするトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ。
FI (3件)：
H01L 29/78 655 A
, H01L 29/78 653 A
, H01L 29/78 655 F
