特許
J-GLOBAL ID:200903020905613436

位相同期回路

発明者:
出願人/特許権者:
代理人 (2件): 稲岡 耕作 ,  川崎 実夫
公報種別:公開公報
出願番号(国際出願番号):特願2006-346461
公開番号(公開出願番号):特開2008-160450
出願日: 2006年12月22日
公開日(公表日): 2008年07月10日
要約:
【課題】広帯域電圧制御発振器を用いたクロック・データ復元回路において、位相検出器のみで速く収束させるための補助回路である制御電圧リカバリ回路を実現する。【解決手段】制御電圧リカバリ回路は、制御電圧Vctrlを入力電圧とするシュミットトリガ回路SThighと、前記制御電圧Vctrlを入力電圧とするシュミットトリガ回路STlowとを有し、前記シュミットトリガ回路SThighの高いほうの論理閾値Vt1,h、低いほうの論理閾値Vt1,lと、シュミットトリガ回路STlowの高いほうの論理閾値Vt2,h、低いほうの論理閾値Vt2,lとの関係が、Vt2,l<Vt1,l<Vt2,h<Vt1,hであり、制御電圧がVt2,hを下から上に超えた時点で制御を遮断し、制御電圧がVt1,lを上から下に超えた時点で制御を遮断する。【選択図】図2
請求項(抜粋):
位相検出器と、電圧制御発振器とを備える位相同期回路において、 前記電圧制御発振器の制御電圧を制御する制御電圧リカバリ回路を備え、 前記電圧制御発振器は、制御電圧と周波数との関係が、制御電圧が高いほど周波数が低くなる関係を有するものであり、 前記制御電圧リカバリ回路は、 制御電圧を入力電圧とする第一のシュミットトリガ回路と、前記制御電圧を入力電圧とする第二のシュミットトリガ回路とを有し、 前記第一のシュミットトリガ回路の高いほうの論理閾値Vt1,h、低いほうの論理閾値Vt1,lと、第二のシュミットトリガ回路の高いほうの論理閾値Vt2,h、低いほうの論理閾値Vt2,lとの関係が、 Vt2,l<Vt1,l<Vt2,h<Vt1,h であり、 周波数がロックする範囲は、Vt2,lとVt1,lとの間に設定されており、 前記制御電圧リカバリ回路は、制御電圧がVt2,hを下から上に超えた時点で制御を遮断し、制御電圧がVt1,lを上から下に超えた時点で制御を遮断するものであることを特徴とする位相同期回路。
IPC (1件):
H03L 7/10
FI (1件):
H03L7/10 D
Fターム (16件):
5J106AA04 ,  5J106CC01 ,  5J106CC21 ,  5J106CC38 ,  5J106DD06 ,  5J106DD08 ,  5J106DD32 ,  5J106DD43 ,  5J106DD46 ,  5J106EE03 ,  5J106EE19 ,  5J106FF05 ,  5J106GG15 ,  5J106HH03 ,  5J106JJ08 ,  5J106KK03

前のページに戻る