特許

J-GLOBAL ID：200903020914274504

半導体素子の分離方法

発明者： 米田 博之
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-382629
公開番号（公開出願番号）：特開2002-184856
出願日： 2000年12月15日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】 電解集中やリーク電流の増加を防止することを可能とする簡便な半導体素子の分離方法を提供することを課題とする。【解決手段】 シリコン基板上にパッド酸化膜及びSiN膜を順次形成する工程と、前記SiN膜上にフォトレジストを所定のパターンに形成する工程と、前記パターンをマスクにしてSiN膜及びパッド酸化膜をドライエッチングして開口部を形成する工程と、前記開口部の側面におけるパッド酸化膜をエッチングして後退させる工程と、前記開口部およびパッド酸化膜を後退させた領域において露出したシリコン基板をドライエッチングしてトレンチを形成する工程とを含むシャロートレンチアイソレーション法による半導体素子の分離方法を提供することにより、上記の課題を解決する。

請求項（抜粋）：

シャロートレンチアイソレーション法による半導体素子の分離方法であって、シリコン基板上にパッド酸化膜及びSiN膜を順次形成する工程と、前記SiN膜上にフォトレジストを所定のパターンに形成する工程と、前記パターンをマスクにしてSiN膜及びパッド酸化膜をドライエッチングして開口部を形成する工程と、前記開口部の側面におけるパッド酸化膜をエッチングして後退させる工程と、前記開口部およびパッド酸化膜を後退させた領域において露出したシリコン基板をドライエッチングしてトレンチを形成する工程とを含むことを特徴とする半導体素子の分離方法。

IPC (3件)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 21/306

FI (3件)：

H01L 21/76 L ,  H01L 21/302 J ,  H01L 21/306 E

Fターム (31件)：

5F004BA20 ,  5F004CA02 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA16 ,  5F004DA18 ,  5F004DA26 ,  5F004DB01 ,  5F004DB03 ,  5F004DB07 ,  5F004EA09 ,  5F004EB04 ,  5F032AA16 ,  5F032AA36 ,  5F032AA44 ,  5F032AA77 ,  5F032DA23 ,  5F032DA24 ,  5F032DA26 ,  5F032DA27 ,  5F032DA28 ,  5F032DA33 ,  5F032DA78 ,  5F043AA32 ,  5F043BB22 ,  5F043DD13 ,  5F043EE07 ,  5F043FF01 ,  5F043GG05 ,  5F043GG10