特許

J-GLOBAL ID：200903020917582692

クロックドインバータ回路

発明者： 浅田 秀樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-053995
公開番号（公開出願番号）：特開平5-259891
出願日： 1992年03月13日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 液晶ディスプレイ、密着型イメージセンサ等の周辺駆動回路に用いられるクロックドインバータ回路の高耐圧化を目的とする。【構成】 互いに逆層の関係にある2個のクロック信号で出力のタイミングが制御されるクロックドCMOSインバータ回路において、ドレイン電極が出力信号線に接続されたN型MOSトランジスタを、オフセットゲート構造のMOSトランジスタか、またはライトリー・ドープト・ドレイン(LDD)構造のMOSトランジスタとする。

請求項（抜粋）：

ゲート電極が入力信号線に接続され、かつソース電極が電源線に接続された第1のP型MOSトランジスタと、ゲート電極が第1のクロック信号線に接続され、かつソース電極が前記第1のP型MOSトランジスタのドレイン電極に接続され、かつドレイン電極が出力信号線に接続された第2のP型MOSトランジスタと、ゲート電極が前記入力信号線に接続され、かつソース電極が接地線に接続された第1のN型MOSトランジスタと、ゲート電極が前記第1のクロック信号線と逆相の関係にある第2のクロック信号線に接続され、かつソース電極が前記第1のN型MOSトランジスタのドレイン電極に接続され、かつドレイン電極が前記出力信号線に接続された第2のN型MOSトランジスタとで構成されたクロックドインバータ回路において、前記第2のN型MOSトランジスタが、オフセットゲート構造のMOSトランジスタか、またはライトリー・ドープト・ドレイン構造のMOSトランジスタであることを特徴とするクロックドインバータ回路。

IPC (5件)：

H03K 19/0948 ,  G02F 1/133 550 ,  G09G 3/36 ,  H01L 27/12 ,  H01L 29/784

FI (2件)：

H03K 19/094 B ,  H01L 29/78 311 C