特許

J-GLOBAL ID：200903020938460945

半導体装置及びその製造方法

発明者： 村上 英一 ,  中村 信夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-330193
公開番号（公開出願番号）：特開平6-177375
出願日： 1992年12月10日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 高速、高集積、低消費電力のLSIに好適なFET及びその製造方法を提供すること。【構成】 Si/SiGeヘテロ構造nチャネルMOSFETにおいて、Si層、SiGe層の一部をそれぞれp型、n型にドーピングし、寄生チャネルの抑制およびしきい値電圧制御を行う。【効果】 寄生チャネルが抑制され、高移動度のチャネルを用いた高速動作が可能となる。

請求項（抜粋）：

Si1-XsGeXs(0.25≦Xs≦0.35)基板、または、Si基板上に形成したSi1-XsGeXs層上に、Si1-XGeX(0.45≦X≦0.55)層及びSi層を有し、このSi/Si1-XGeXヘテロ界面のSi側をnチャネルとした構造の電界効果トランジスタにおいて、Si1-XGeX層の一部をn型層、Si層の一部をp型層とすることを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 29/784 ,  H01L 27/092

FI (2件)：

H01L 29/78 301 H ,  H01L 27/08 321 C