特許

J-GLOBAL ID：200903020949207249

スタンバイ電流制御回路

発明者： 宮司 文雄 ,  中川原 明
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-092328
公開番号（公開出願番号）：特開平7-296587
出願日： 1994年04月28日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】低電圧化、高速化を実現しつつ、スタンバイ電流の低減を図れるスタンバイ電流制御回路を実現する。【構成】SRAMセルのドライバトランジスタDT1,DT2のソースを負側ソース共通配線VSS1 に接続し、基板を基板電位線VPWL に接続して、負側ソース共通配線VSS1 と基板電位線VPWL とをスタンバイ時にはチップイネーブル信号CEにより非導通状態に保持されるNMOSトランジスタNT11により作動的に接続し、かつ、負側ソース共通配線VSS1 と接地GNDとの間に抵抗素子R11を接続することにより、スタンバイ時に、ドライバトランジスタDT1,DT2に流れるサブスレッショルドリーク電流ILを抵抗素子R11に流してソースと基板間に電位差を持たせ、基板バイアス効果によりドライバトランジスタDT1,DT2のしきい値電圧VTHを上昇させる。これにより、サブスレッショルドリーク電流ILを低減できる。

請求項（抜粋）：

基板とソースとの間に電位差が生じるとしきい値が上昇するトランジスタを有し、スタンバイ時に当該トランジスタに流れるリーク電流を制御する集積回路のスタンバイ電流制御であって、上記トランジスタの基板電位とソース配線とを接続する抵抗手段と、非スタンバイ時に、上記基板電位とソース配線電位とを同電位に保持する電位保持手段とを有するスタンバイ電流制御回路。

IPC (4件)：

G11C 11/413 ,  G11C 11/412 ,  H03K 3/356 ,  H03K 17/687

FI (4件)：

G11C 11/34 335 C ,  G11C 11/40 301 ,  H03K 3/356 E ,  H03K 17/687 Z