特許

J-GLOBAL ID：200903021003662848

チップサイズパッケージおよびその製造方法

発明者： 畑 文夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-395625
公開番号（公開出願番号）：特開2002-198463
出願日： 2000年12月26日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】 CSP工程の工夫で、固体撮像素子や光電変換素子などの半導体素子についても、ウエハレベルCSPが安価に得られる、所謂、チップサイズパッケージおよびその製造方法を提供する。【解決手段】 チップの表面に半導体集積回路および表面側電極を形成したチップサイズパッケージにおいて、前記チップの裏面には、前記接続配線部に対応して、少なくともその裏面側縁に沿って、裏面側絶縁層が形成されており、また、前記チップの側面には、前記接続配線部の露出面と面一となるように、前記裏面側絶縁層に連続する状態で前記側面絶縁層が形成され、かつ、前記表面側電極が前記側面絶縁層を含む前記チップの表面に延長された前記接続配線部の上端延長部を介して、前記接続配線部に電気的に接続されている。

請求項（抜粋）：

チップの表面に半導体集積回路および表面側電極を形成すると共に、前記表面とほぼ直交する前記チップの側面に、側面絶縁層を介して、前記表面側電極から前記チップの裏面の縁にわたって接続配線部を形成しているチップサイズパッケージにおいて、前記チップの裏面には、前記接続配線部に対応して、少なくともその裏面側縁に沿って、裏面側絶縁層が形成されており、また、前記チップの側面には、前記接続配線部の露出面と面一となるように、前記裏面側絶縁層に連続する状態で前記側面絶縁層が形成され、かつ、前記表面側電極が前記側面絶縁層を含む前記チップの表面に延長された前記接続配線部の上端延長部を介して、前記接続配線部に電気的に接続されていることを特徴とするチップサイズパッケージ。

IPC (5件)：

H01L 23/12 501 ,  H01L 21/56 ,  H01L 21/60 ,  H01L 27/14 ,  H04N 5/335

FI (5件)：

H01L 23/12 501 P ,  H01L 21/56 R ,  H04N 5/335 V ,  H01L 21/92 602 Z ,  H01L 27/14 D

Fターム (14件)：

4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118BA14 ,  4M118HA24 ,  4M118HA31 ,  5C024CY47 ,  5C024EX22 ,  5C024EX24 ,  5F061AA01 ,  5F061BA07 ,  5F061CA10 ,  5F061CB13 ,  5F061FA01