特許
J-GLOBAL ID:200903021027567285

静電誘導トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 石田 長七 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-190766
公開番号(公開出願番号):特開平9-045932
出願日: 1995年07月26日
公開日(公表日): 1997年02月14日
要約:
【要約】【課題】ノーマリ・オフ特性を有し、電流増幅率が大きな静電誘導トランジスタを提供する。【解決手段】 オーミックコンタクト層およびN+ 形ドレイン領域を兼ねる半導体基板1の主表面に形成されたN- 形高比抵抗半導体層2内の表面領域にP+形ゲート領域3が形成され、隣接するP+ 形ゲート領域3間にはN+ 形ソース領域4が形成され且つN+ 形ソース領域4よりも深い領域にN+ 形ソース領域4に沿ってチャネル部P形領域5が形成されている。ここで、チャネル部P形領域5は、浅い領域に形成されている浅い領域のP形領域5bと、P+ 形ゲート領域3間の中間部分において深さ方向に突出したP形領域突出部5aとから成る。
請求項(抜粋):
第1導電形のドレイン領域を兼ねる半導体基板の主表面上の第1導電形の半導体層内の主表面近傍に所定間隔で形成された第2導電形のゲート領域と、前記半導体層の主表面近傍で前記ゲート領域の間に前記ゲート領域よりも浅い領域に形成された第1導電形のソース領域と、前記ゲート領域の間で前記ソース領域の下方に前記ソース領域に沿って前記半導体層内に形成され且つ前記ゲート領域間の中間部分で下方に突出した領域を有する第2導電形の領域とを備えてなることを特徴とする静電誘導トランジスタ。

前のページに戻る