特許

J-GLOBAL ID：200903021036160228

縦型MOS電界効果トランジスタ

発明者： 山田 登 ,  渡辺 行彦 ,  只野 博
出願人/特許権者： 株式会社豊田中央研究所
代理人 (1件)： 布施 行夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-246434
公開番号（公開出願番号）：特開平7-078978
出願日： 1993年09月07日
公開日（公表日）： 1995年03月20日
要約：

【要約】 (修正有)【目的】 アバランシェ耐量を増大し、動作時に破壊されにくい縦型MOS電界効果トランジスタを提供する。【構成】 この縦型MOS電界効果トランジスタは、N+型半導体基板の一面側にドレイン電極、前記基板の他面側にN-型エピタキシャル層103、その表面に絶縁膜を介して形成されたゲート電極108、一部が前記ゲート電極108の直下に位置するように形成されたP型ボディー領域104、およびこのボディー領域104に挾まれたゲート電極直下のエピタキシャル層中に形成されたP-型領域120とから成る。【効果】 半導体領域120の形成により、P型ボディー領域104周辺の接合部110への電界集中が緩和されるので、素子内の寄生バイポーラトランジスタを動作させることなく、縦型MOS電界効果トランジスタ100のアバランシェ降伏による破壊を防止できる。

請求項（抜粋）：

半導体基板の一面側に形成された第1の導電型のドレイン領域と、前記ドレイン領域の表面に形成されたドレイン電極と、前記半導体基板の他面側に形成された第1の導電型のエピタキシャル層と、前記エピタキシャル層の表面に絶縁膜を介して形成されたゲート電極と、前記ゲート電極裏面側の前記エピタキシャル層領域を挟みかつその一部が前記ゲート電極裏面側に位置するよう、前記エピタキシャル層に形成された第2の導電型のボディー領域と、前記ボディー領域の表面側の一部に形成された第1の導電型のソース領域と、前記ソース領域を含むボディー領域の表面に形成されたソース電極と、前記ゲート電極裏面側の前記ボディー領域の表面側のチャネル領域と、前記ボディー領域に挾まれた前記エピタキシャル層中に形成された第2の導電型の半導体領域とを含むことを特徴とする縦型MOS電界効果トランジスタ。