特許
J-GLOBAL ID：200903021044122149
定電流回路
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-085670
公開番号（公開出願番号）：特開平5-291848
出願日： 1992年04月07日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 FETのゲート・ソース間電圧-ドレイン電流特性のバラツキを補償するように動作する低電力の定電流回路を構成する。【構成】 ゲートが接地されているGaAsFET12のソースと接地との間に、長さがLのGaAs抵抗13が介挿されている。この定電流回路10において、GaAs抵抗13の抵抗値RSは、その印加電界の変化に伴って変化する。
請求項（抜粋）：
FETと、該FETのソースと接地との間に介挿されたGaAs抵抗とを具備し、該GaAs抵抗には、臨界電界点付近で、かつ、臨界電界点以下の電界を印加して使用することを特徴とする定電流回路。
IPC (2件)：
前のページに戻る
