特許

J-GLOBAL ID：200903021049050618

磁気メモリ装置の書き込み回路

発明者： 白井 英二
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-302806
公開番号（公開出願番号）：特開2003-109374
出願日： 2001年09月28日
公開日（公表日）： 2003年04月11日
要約：

【要約】【課題】 データ書き込み時に書き込み線およびビット線に流れる電流に発生するオーバーシュートを抑制する。【解決手段】書き込み電流やアシスト電流として矩形の電流パルスを発生する代わりに、パルス状の電流を発生させる電流発生手段によって、パルス状の電流の立ち上がり時において複数段階で電流供給能力を高めることで電流を供給させ、最終的には本来の規定された電流値(規定値)Iとなるパルスを生成する。2段階で電流を供給させる場合であれば、定電流源51,52と、定電流源51,52の出力側にそれぞれ設けたスイッチ素子53,54とを使用し、スイッチ素子53をスイッチ素子54に先行して導通状態とする。

請求項（抜粋）：

パルス状の電流によって誘起される磁界に応じて情報が書き込まれる磁気抵抗素子をメモリセルごとに有する磁気メモリ装置における書き込み回路において、前記パルス状の電流を発生させる電流発生手段は、前記パルス状の電流の立ち上がり時において複数段階で電流供給能力を高めることを特徴とする磁気メモリ装置の書き込み回路。

IPC (4件)：

G11C 11/14 ,  G11C 11/15 ,  H01L 27/105 ,  H01L 43/08

FI (5件)：

G11C 11/14 Z ,  G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (8件)：

5F083BS13 ,  5F083BS37 ,  5F083FZ10 ,  5F083GA15 ,  5F083JA60 ,  5F083LA10 ,  5F083MA06 ,  5F083MA19