特許

J-GLOBAL ID：200903021080778077

画像処理装置およびその方法

発明者： 平井 雄一
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 大塚 康徳 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-222640
公開番号（公開出願番号）：特開2001-054054
出願日： 1999年08月05日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 ラスタ単位の入力画像データをJPEG圧縮用にブロック単位に変換する場合、ラスタ8ライン分の画像データが揃うまでJPEG圧縮を開始できない。【解決手段】 色処理部105の処理前に複数ラスタ分の画像データをH_V変換メモリ101に格納し、格納された画像データをラスタ方向に直交する方向に八画素分読み出し、読み出した画像データの一部を複数ラスタ分の画像データを格納可能なReferenceバッファ102およびLackバッファ103に格納し、それら二つのバッファから読み出した画像データ、および、八画素分読み出した画像データを連続してシフトレジスタに格納して、シフトレジスタに遅延素子の役割を果たさせ、シフトレジスタにカスケード接続されるシフトレジスタ群の出力を参照データ群として色処理部105に供給する。

請求項（抜粋）：

ラスタ走査の画像データを入力する入力手段、参照画素領域に基づくデータ処理を行う第一の処理手段、および、所定画素ブロック単位のデータ処理を行う第二の処理手段を有する画像処理装置であって、前記第一の処理手段によるデータ処理前に複数ラスタ分の画像データをメモリに格納し、前記メモリに格納された画像データをラスタ方向に対して直交する方向に、少なくとも前記ブロックの垂直方向の画素数分読み出して、読み出した画像データの一部を、複数ラスタ分の画像データを格納可能な二つのバッファに格納するメモリ制御手段とを有し、前記メモリ制御部は、前記二つのバッファから読み出した画像データ、および、前記少なくとも垂直方向の画素数分読み出した画像データを連続して格納するシフトレジスタ、並びに、前記シフトレジスタと等価であり、前記シフトレジスタにカスケード接続されるシフトレジスタ群を備え、前記シフトレジスタは遅延素子の役割を果たすとともに、前記シフトレジスタ群の出力は参照データ群として前記第一の処理手段に供給されることを特徴とする画像処理装置。

IPC (4件)：

H04N 5/91 ,  H04N 1/41 ,  H04N 7/24 ,  H04N 9/79

FI (4件)：

H04N 5/91 J ,  H04N 1/41 B ,  H04N 7/13 Z ,  H04N 9/79 G

Fターム (48件)：

5C053FA08 ,  5C053FA27 ,  5C053GB07 ,  5C053GB21 ,  5C053GB36 ,  5C053JA24 ,  5C053KA02 ,  5C053KA04 ,  5C053KA08 ,  5C053KA09 ,  5C053KA24 ,  5C053LA15 ,  5C055AA06 ,  5C055BA06 ,  5C055BA08 ,  5C055CA03 ,  5C055EA05 ,  5C055FA21 ,  5C059KK08 ,  5C059KK50 ,  5C059LB11 ,  5C059LC03 ,  5C059MA00 ,  5C059PP01 ,  5C059PP14 ,  5C059SS15 ,  5C059UA29 ,  5C059UA33 ,  5C059UA34 ,  5C059UA36 ,  5C059UA39 ,  5C078AA09 ,  5C078BA21 ,  5C078CA27 ,  5C078CA31 ,  5C078CA35 ,  5C078DA00 ,  5C078DA01 ,  5C078DA02 ,  5C078DB00 ,  5C078EA00 ,  9A001BB03 ,  9A001EE02 ,  9A001EE04 ,  9A001HH27 ,  9A001HH31 ,  9A001JJ35 ,  9A001KK42