半導体記憶装置の駆動方法および半導体記憶装置

発明者：
出願人/特許権者：
代理人 (5件)：吉武賢次 , 佐藤泰和 , 吉元弘 , 川崎康 , 赤岡明
公報種別：公開公報
出願番号（国際出願番号）：特願2008-135671
公開番号（公開出願番号）：特開2009-032384
出願日： 2008年05月23日
公開日（公表日）： 2009年02月12日
要約：

【課題】ビット線電位の振幅を小さくしながら、信号差を増大可能な半導体記憶装置の駆動方法を提供する。【解決手段】半導体記憶装置の駆動方法は、データ書込み時に、選択ワード線に接続された第1の選択セルに第1の論理データを書き込むために、対応するビット線に第1の電位を印加し、かつ、選択ワード線に第2の電位を印加する第1のサイクルを実行し、第1の選択セルのうちビット線で選択された第2の選択セルへ第2の論理データを書き込むために、対応するビット線に第3の電位を印加し、かつ、選択ワード線に第4の電位を印加する第2のサイクルを実行し、第2の電位は、ソースの電位を基準とした場合および第1の電位を基準として、多数キャリアの極性に対して逆極性にバイアスされた電位であり、第4の電位は、ソースの電位を基準とした場合および第3の電位を基準として、多数キャリアの極性と同じ極性にバイアスされた電位である。【選択図】図4

請求項（抜粋）：

ソース、ドレインおよび電気的に浮遊状態のフローティングボディを有し、該フローティングボディ内の多数キャリアの数によって論理データを記憶する複数のメモリセルと、前記ドレインに接続されたビット線と、前記ビット線に交差するワード線と、前記ビット線のうち選択された選択ビット線および前記ワード線のうち選択された選択ワード線に接続された選択セルのデータを読み出し、あるいは、該選択セルへデータを書き込むセンスアンプとを備え、前記メモリセルへデータを書き込むときに、前記選択ワード線に接続された複数の第1の選択セルに前記多数キャリアの多い状態を示す第1の論理データを書き込むために、該第1の選択セルに対応する前記ビット線に第1の電位を印加し、かつ、前記選択ワード線に第2の電位を印加する第1のサイクルを実行し、前記第1の選択セルのうち前記ビット線によって選択された第2の選択セルへ前記多数キャリアの少ない状態を示す第2の論理データを書き込むために、該第2の選択セルに対応する前記ビット線に第3の電位を印加し、かつ、前記選択ワード線に第4の電位を印加する第2のサイクルを実行することを具備し、前記第1のサイクルにおいて、前記第2の電位は、前記ソースの電位を基準とした場合および前記第1の電位を基準とした場合に、前記多数キャリアの極性に対して逆極性にバイアスされた電位であり、前記第2のサイクルにおいて、前記第4の電位は、前記ソースの電位を基準とした場合および前記第3の電位を基準とした場合に、前記多数キャリアの極性と同じ極性にバイアスされた電位であることを特徴とする半導体記憶装置の駆動方法。

IPC (6件)：

G11C 11/401 , G11C 11/404 , H01L 21/824 , H01L 27/108 , H01L 27/10 , G11C 11/402

FI (5件)：

G11C11/34 362C , G11C11/34 352C , H01L27/10 321 , H01L27/10 461 , G11C11/34 352F

Fターム (36件)：

5F083AD02 , 5F083AD69 , 5F083HA02 , 5F083JA36 , 5F083JA38 , 5F083JA39 , 5F083JA53 , 5F083KA01 , 5F083KA05 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083LA21 , 5F083MA06 , 5F083MA19 , 5F083MA20 , 5F083NA01 , 5F083PR05 , 5F083PR36 , 5F083PR40 , 5F083ZA12 , 5F083ZA21 , 5M024AA22 , 5M024AA37 , 5M024BB08 , 5M024BB20 , 5M024BB36 , 5M024CC20 , 5M024CC22 , 5M024DD28 , 5M024PP01 , 5M024PP03 , 5M024PP04 , 5M024PP05 , 5M024PP07 , 5M024PP10

引用特許：

出願人引用 (1件)

半導体メモリ装置
公報種別：公開公報出願番号：特願2001-371802 出願人：株式会社東芝

前のページに戻る