特許

J-GLOBAL ID：200903021106133932

半導体記憶装置

発明者： 近藤 勝久 ,  内川 浩典 ,  石川 達之
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願2008-123755
公開番号（公開出願番号）：特開2009-271852
出願日： 2008年05月09日
公開日（公表日）： 2009年11月19日
要約：

【課題】高速での読み出し処理が可能な半導体記憶装置1を実現する【解決手段】NAND型フラッシュメモリを有する半導体メモリ部3の回路の異常を検知する検知回路12と、対数尤度比λを用いて軟判定復号する誤り訂正符号により符号化されたデータの復号処理を行う誤り訂正回路15とを有し、検知回路12の情報に基づいて、データから生成される対数尤度比初期値λ0が修正される。【選択図】図1

請求項（抜粋）：

半導体メモリ部のメモリセルにデータを記憶する半導体記憶装置であって、 前記半導体メモリ部の回路の異常を検知する検知部と、 対数尤度比を用いて軟判定復号する誤り訂正符号により符号化された、前記データの復号処理を行う誤り訂正部とを有し、 前記検知部の情報に基づいて、前記データから生成される前記対数尤度比の初期値が修正されることを特徴とする半導体記憶装置。

IPC (5件)：

G06F 12/16 ,  G11C 16/02 ,  G11C 16/04 ,  G11C 16/06 ,  H03M 13/45

FI (7件)：

G06F12/16 320G ,  G11C17/00 601Q ,  G11C17/00 613 ,  G11C17/00 622E ,  G11C17/00 639C ,  G11C17/00 641 ,  H03M13/45

Fターム (25件)：

5B018GA02 ,  5B018HA14 ,  5B018NA06 ,  5B018QA14 ,  5B018RA02 ,  5B018RA03 ,  5B125BA02 ,  5B125BA19 ,  5B125CA01 ,  5B125CA11 ,  5B125DE08 ,  5B125EA05 ,  5B125EA10 ,  5B125EB10 ,  5B125ED09 ,  5B125EH04 ,  5B125EH06 ,  5B125EK01 ,  5B125EK02 ,  5B125EK10 ,  5J065AD01 ,  5J065AD07 ,  5J065AG05 ,  5J065AH01 ,  5J065AH21

引用特許：

出願人引用 (1件)

• 復号装置と方法並びにプログラム
  公報種別：公開公報   出願番号：特願2005-191153   出願人：NECエレクトロニクス株式会社