特許

J-GLOBAL ID：200903021141246898

半導体装置の製造方法

発明者： 土居 司 ,  森 由紀子
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-012820
公開番号（公開出願番号）：特開平5-206109
出願日： 1992年01月28日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】 シリコン酸化膜上に、TEOS-O3系常圧CVD法により層間絶縁膜を形成する場合に、表面モフォロジを改善する。【構成】 シリコン酸化膜2,2a,4,5上に、シリコン窒化膜6を形成した後、TEOS-O3系常圧CVD法により層間絶縁膜7を形成する。または、シリコン酸化膜2,2a,4,5の表面を窒化した後、TEOS-O3系常圧CVD法により層間絶縁膜7を形成する。

請求項（抜粋）：

半導体基板を覆うシリコン酸化膜上に、TEOS-O3系常圧CVD法により層間絶縁膜を形成する半導体装置の製造方法において、上記層間絶縁膜を形成する前に、上記シリコン酸化膜上にシリコン窒化膜を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/316 ,  H01L 21/90