特許

J-GLOBAL ID：200903021146497279

高密度コンプライアントピンコネクタのピン間耐高電圧性能を提供するシステムおよび方法

発明者： ステイーブン・スケオー
出願人/特許権者： アルカテル・ユー・エス・エイ・ソーシング、エル・ピー
代理人 (1件)： 川口 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-212041
公開番号（公開出願番号）：特開2002-110274
出願日： 2001年07月12日
公開日（公表日）： 2002年04月12日
要約：

【要約】【課題】 高密度コンプライアントピンコネクタを受け入れるためにレセプタクル装置中で耐高電圧性能を提供するシステムおよび方法を提供する。【解決手段】 複数の高密度コンプライアントピンスルーホールが、高密度コンプライアントピンコネクタのピンを受けるためにプリント回路基板内に形成される。スルーホールは、導電性材料を使用してめっきされ、それによって導電性パッドが、少なくともプリント回路基板の片面上のめっきしたスルーホールの周囲に形成される。その後、プリント回路基板上のめっきスルーホールの周囲の導電性パッドが、外部電圧に耐えるためのスルーホールのパッド間クリアランスを増大させるように深さ制御バックドリリングによって除去される。

請求項（抜粋）：

高密度コンプライアントピンコネクタにおいてピン間アーキングの感受性を低減する方法であって、前記高密度コンプライアントピンコネクタを受けるために、プリント回路基板中に高密度コンプライアントスルーホールを製造するステップと、導電性材料を使用して前記スルーホールをめっきするステップであって、前記導電性材料が、前記プリント回路基板の少なくとも片面上の前記めっきしたスルーホールの周囲に導電性パッドを形成する、導電性材料を使用して前記スルーホールをめっきするステップと、前記プリント回路基板の前記少なくとも片面上の前記めっきしたスルーホールの周囲の前記導電性パッドの少なくとも一部分を除去し、それによって、前記スルーホールのパッド間クリアランスを増大させるステップとを含む、高密度コンプライアントピンコネクタにおいてピン間アーキングの感受性を低減する方法。

IPC (6件)：

H01R 12/32 ,  H01R 12/16 ,  H01R 12/22 ,  H05K 1/11 ,  H05K 3/34 501 ,  H05K 3/42 610

FI (8件)：

H05K 1/11 H ,  H05K 3/34 501 C ,  H05K 3/42 610 C ,  H01R 9/09 B ,  H01R 9/09 A ,  H01R 23/68 D ,  H01R 23/68 K ,  H01R 23/68 N

Fターム (38件)：

5E023AA08 ,  5E023AA16 ,  5E023BB22 ,  5E023BB26 ,  5E023CC12 ,  5E023CC22 ,  5E023CC26 ,  5E023EE02 ,  5E023FF01 ,  5E023FF13 ,  5E023HH06 ,  5E077BB12 ,  5E077BB31 ,  5E077CC16 ,  5E077CC22 ,  5E077DD01 ,  5E077DD12 ,  5E077EE03 ,  5E077FF13 ,  5E077FF17 ,  5E077JJ05 ,  5E077JJ21 ,  5E317AA27 ,  5E317BB12 ,  5E317CC31 ,  5E317CC52 ,  5E317CD27 ,  5E317CD31 ,  5E317GG12 ,  5E319AA02 ,  5E319AA07 ,  5E319AB01 ,  5E319AC01 ,  5E319AC12 ,  5E319AC17 ,  5E319CC22 ,  5E319GG01 ,  5E319GG20