特許
J-GLOBAL ID：200903021156427724
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平11-059839
公開番号（公開出願番号）：特開2000-260982
出願日： 1999年03月08日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】 ドリフト領域に囲まれたストライプ状のベース領域を有し、オン抵抗を低減させた縦型MOSFETにおいて、その耐圧を高くすることができる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板10上の第1導電型半導体エピタキシャル層11に形成されたトレンチ21内に第1導電型のドリフト領域19を形成し、このトレンチの側壁周囲にドリフト領域を囲むようにベース領域12の一部を構成するストライプ状の第2導電型ベース領域20を形成する。ストライプ状ベース領域20は、前記側壁に沿って、縦方向に不純物濃度分布が均一である。ストライプ状ベース領域は、固相拡散もしくはエピタキシャル成長により形成される。これらの方法によりストライプ状領域は不純物濃度がエピタキシャル層に対して縦方向に均一であり、不必要な抵抗増が生じないのでセルの高耐圧を維持できる。
請求項（抜粋）：
第1導電型半導体基板上に形成された第1導電型半導体エピタキシャル層の表面領域に形成された1対の第1導電型ソース領域と、前記表面領域に前記1対の第1導電型ソース領域を囲むように形成された第1の第2導電型ベース領域、前記1対の第1導電型ソース領域及び前記第1の第2導電型ベース領域の上にゲート酸化膜を介して形成されたゲート電極と、前記第1導電型半導体エピタキシャル層の前記ゲート電極直下の表面から裏面を突き抜けて前記半導体基板の一部まで形成されたトレンチに埋め込み形成された第1導電型ドリフト領域と、前記トレンチ側壁周辺にストライプ状に形成され、前記第1の第2導電型ベース領域に部分的に重なる領域を有する第2の第2導電型ベース領域とを備え、前記第2の第2導電型ベース領域の前記第1の第2導電型ベース領域に重ならない領域は、前記エピタキシャル層の厚さ方向である縦方向に不純物濃度が均一に分布していることを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 652 C
, H01L 29/78 658 A
, H01L 29/78 658 E
