特許
J-GLOBAL ID:200903021156675361

レジスト表面処理装置および多層レジスト形成方法

発明者:
出願人/特許権者:
代理人 (1件): 佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願平10-320403
公開番号(公開出願番号):特開2000-147791
出願日: 1998年11月11日
公開日(公表日): 2000年05月26日
要約:
【要約】【課題】寸法制御性を向上させ、下層レジストのアンダーカットを防止できるレジスト表面処理装置およびこれを用いた多層レジスト形成方法を提供する。【解決手段】半導体基板1上に第1のレジスト層2を形成する工程と、前記第1のレジスト層表面にシリル化層5を形成後、酸化シリコン層3を形成する工程と、前記酸化シリコン層3上に第2のレジスト層4を形成する工程と、前記第2のレジストに露光および現像を行う工程と、前記第2のレジスト4をマスクとして前記酸化シリコン層3および前記第1のレジスト層2、5をエッチングする工程とを有する多層レジスト形成方法、および上記の工程を大気開放せずに行うことができるレジスト表面処理装置。
請求項(抜粋):
半導体基板上に塗布されたレジストにシリル化剤を拡散させ、前記レジストの表面をシリル化するシリル化部と、シリル化された前記レジストの表面に、酸化シリコン層を形成するドライ現像部と、前記半導体基板を加熱する熱処理部と、前記シリル化部、前記ドライ現像部および前記熱処理部のいずれかに前記半導体基板を搬送する搬送部と、前記シリル化部、前記ドライ現像部および前記搬送部の内部を減圧する真空ポンプとを有するレジスト表面処理装置。
IPC (4件):
G03F 7/38 512 ,  G03F 7/26 511 ,  G03F 7/30 501 ,  H01L 21/3065
FI (4件):
G03F 7/38 512 ,  G03F 7/26 511 ,  G03F 7/30 501 ,  H01L 21/302 J
Fターム (25件):
2H096AA25 ,  2H096DA03 ,  2H096DA04 ,  2H096DA10 ,  2H096EA05 ,  2H096GA36 ,  2H096GA37 ,  2H096HA01 ,  2H096KA02 ,  2H096KA08 ,  2H096KA15 ,  2H096KA19 ,  5F004BB18 ,  5F004BC05 ,  5F004BC06 ,  5F004DA01 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB23 ,  5F004DB26 ,  5F004EA02 ,  5F004EA06 ,  5F004EA13 ,  5F004EA28

前のページに戻る