特許
J-GLOBAL ID：200903021164734563
半導体装置の保護回路
発明者：
出願人/特許権者：
代理人 (1件)：
中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-143221
公開番号（公開出願番号）：特開平7-015010
出願日： 1993年06月15日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】半導体装置に対するサージ耐量が大きく、しかも集積度を余り低下させずに済む半導体装置の保護回路を提供することにある。【構成】半導体装置を形成すべき基板1に逆導電形ウェル100、101を形成してベースに、入力端子、Vss端子のパッド電極110、111直下に形成した多結晶シリコン領域をエミッタに、基板1をコレクタにするバイポーラトランジスタ118、119を形成させ、他方、基板主面に導電形が同じで導電度が高い領域102、103を上記ウェル夫々の端部に形成させてVdd端子を接続し、更に、これら領域の底面にウェルと導電形が同じで導電度が高い領域104、105を接合させ、上記両者で構成するダイオード114、115の降伏電圧を上記トランジスタのコレクタ・ベース接合116、117のそれよりも低くした。
請求項（抜粋）：
半導体の導電形のn形またはp形の何れか一方を任意にa形、他方をb形と仮称することとして、半導体装置を形成すべきa形基板を共通のコレクタとし、この基板の主面に第1、第2のb形領域を設けて、それぞれ、ベースとし、第1、第2のb形領域主面上に形成された第1、第2のa+形多結晶シリコン領域を、それぞれ、エミッタとする第1、第2のabaバイポーラトラジスタを形成させ、第1のa+形多結晶シリコン領域の主面上に、入力端子または出力端子となる第1のパッド電極を設けると共に、第2のa+形多結晶シリコン領域の主面上に、半導体装置に低電位を与えるVss端子または半導体装置に高電位を与えるVdd端子となる第2のパッド電極を設け、かつ、上記第1、第2のトランジスタそれぞれのb形ベース領域主面の一部にb+形領域を形成させて、そこに、それぞれ、ベース端子を設け、これらベース端子をそれぞれのエミッタに、それぞれ配線によって接続し、また、第1、第2のb形領域の端部に、基板a形領域との境界を越え双方にまたがるa+形領域を設けてコレクタ端子を置き、これにVss端子またはVdd端子のうち第2のパッド電極に接続しない方を接続し、更に、第1、第2のb形領域内に、それぞれ、上記a+形領域の底面に接合するb+形領域を設け、これらa+形領域とb+形領域の接合部に、上記第1、第2トランジスタのコレクタ・ベース接合に並列かつ同じ向きに形成されたダイオードの降伏電圧を、それぞれ、上記コレクタ・ベース接合それぞれの降伏電圧よりも低くくしたことを特徴とする半導体装置の保護回路。
IPC (3件)：
H01L 29/78
, H01L 21/822
, H01L 27/04
H01L 29/78 301 K
, H01L 27/04 H
