特許

J-GLOBAL ID：200903021175115504

チップ上の再構成可能なネットワーク

発明者： ジェレミー・ラモス ,  スコット・ディー・スタックルハウス ,  イアン・エイ・トロクセル
出願人/特許権者： ハネウェル・インターナショナル・インコーポレーテッド
代理人 (5件)： 社本 一夫 ,  小野 新次郎 ,  小林 泰 ,  千葉 昭男 ,  富田 博行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-271642
公開番号（公開出願番号）：特開2007-129699
出願日： 2006年10月03日
公開日（公表日）： 2007年05月24日
要約：

【課題】容易にプログラム可能で高度に柔軟な、ネットワーク要素と機能の階層的構造を含む、半導体チップ上に実装可能な再構成可能ネットワーク用のアーキテクチャが開示される。【解決手段】チップ上の再構成可能なネットワークは、汎用マイクロ・プロセッサと、複数のオン・チップ・メモリと、個々に再構成可能なプログラム可能論理アレイを含む複数の再構成可能実行ユニットと、オンチップ・メモリとネットワーク又はバス間に相互接続を提供する複数の構成可能なシステム・インターフェース・ユニットと、ネットワーク相互接続インターフェースを含むオンチップ・ネットワークと、特定のインターフェースに対する関連入出力信号を収集してそれらを指定されたシステム・インターフェース資源に付与する微粒子相互接続ユニットと、及び、外部ネットワーク又は装置インターフェース間にリンクを供給する複数の入出力ブロックとを含む。【選択図】図2

請求項（抜粋）：

少なくとも1つのメモリ・ユニット(204)と、 前記少なくとも1つのメモリ・ユニット(204)に接続された少なくとも1つの処理ユニット(202)と、 前記少なくとも1つの処理ユニット(202)に接続された少なくとも1つの再構成可能な実行ユニット(206)と、 前記少なくとも1つの再構成可能な実行ユニット(206)に接続されたネットワーク・インターフェース・ユニット(210)と、 前記ネットワーク・インターフェース・ユニット(210)に接続された少なくとも1つの構成可能なシステム・インターフェース・ユニット(208)と、及び 前記少なくとも1つの構成可能なシステム・インターフェース・ユニット(208)に接続された微粒子相互接続ユニット(212)と、 からなる、再構成可能なネットワーク(200)。

IPC (1件)：

H03K 19/177

FI (1件)：

H03K19/177

Fターム (4件)：

5J042BA08 ,  5J042CA00 ,  5J042CA20 ,  5J042DA06